Лекция 11. ПЛИС ч. 1 Схемотехника ЭВМ ч.2 НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ Мальчуков Андрей Николаевич Томск – 20 13. - презентация

1 Лекция 11. ПЛИС ч. 1 Схемотехника ЭВМ ч.2 НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ Мальчуков Андрей Николаевич Томск – 20 13

2 История 2 В стандартную часть системы цифровой обработки информации входят процессор, память, периферийные устройства и интерфейсные схемы. Процессор не изготавливается для конкретной системы по специальному заказу, а решает требуемую задачу путём выполнения определенной последовательности команд. Наряду со стандартными частями присутствуют и некоторые нестандартные части, специфичные для конкретного проекта, реализация которой исторически связана с применением МИС и СИС, что сопровождается резким ростом числа корпусов, усложнением монтажа, снижением надежности системы. Заказать для разрабатываемой системы обработки информации специализированные ИС высокого уровня интеграции затруднительно, т.к. это связано с большими затратами. Возникшее противоречие разрешилось с разработкой программируемых логических интегральных схем (ПЛИС).

3 Классификация 3 Программируемые логические матрицы ПЛМ (PLA, Programmable Logic Array). Программируемая матричная логика ПМЛ (PAL, Programmable Array Logic) Базовые матричные кристаллы БМК, называемые также вентильными матрицами ВМ (GA, Gate Array) или вентильные матрицы с масочным программированием (MPGA понимается Mask Programmable Gate Array). PLD (Programmable Logic Devices) – термин, в английской литературе объединяющий PLA и PAL. CPLD (Complex Programmable Logic Devices) – СБИС, продолжающие линию ПМЛ, ПЛМ (PLD). FPGA (Field Programmable Gate Array) – СБИС, продолжающие линию БМК (MPGA, GA). SoC (System on Chip) – устройства смешанной архитектуры (CPLD + FPGA) сверхвысокой степени интеграции.

4 Классификация 4 Программируемые логические интегральные схемы (ПЛИС) – общее название для всех вышеперечисленных устройств.

5 ПЛМ 5 Программируемые логические матрицы (ПЛМ, PLA) появились в середине 70-х годов. Основа ПЛМ – последовательность программируемых матриц элементов И и ИЛИ. В структуру ПЛМ входят блоки входных и выходных буферных каскадов (БВх и БВых). Входные буферы могут преобразовывать однофазные входные сигналы в парофазные и формировать сигналы необходимой амплитуды для работы матрицы элементов И (могут выполнять более сложную функцию – согласования уровней). Выходные буферы обеспечивают необходимую нагрузочную способность выходов, разрешают или запрещают выход ПЛМ на внешние шины с помощью сигнала OE (могут выполнять более сложную функцию – согласования уровней).

6 ПЛМ: схема 6

7 ПЛМ: работа схемы 7 Переменные x 1 …x m подаются через БВх на входы элементов И, и в матрице И образуется l термов. В данном случае терм – конъюнкция, связывающая входные переменные, представленные в прямой или инверсной форме. Число формируемых термов равно числу выходов матрицы И, которое определяется числом схем И в ней. Термы подаются далее на входы матрицы ИЛИ, т.е. на входы дизъюнкторов, вырабатывающих выходные функции. Число дизъюнкторов равно числу вырабатываемых функций n. Таким образом ПЛМ реализует дизъюнктивную нормальную форму воспроизводимых функций. ПЛМ способна реализовать систему n логических функций от m аргументов, содержащую не более l термов. Воспроизводимые функции являются комбинациями из любого числа термов, формируемых матрицей И. Какие именно термы будут выработаны и какие комбинации этих термов составят выходные функции, определяется программированием ПЛМ.

8 ПЛМ: пример 8 Schem2_lc_11.doc стр. 1.

9 ПЛМ: упрощённое обозначение 9

10 10

11 ПЛМ: расширение по количеству выходов 11 Количество ПЛМ N/n, с округл. в большую сторону

12 ПЛМ: расширение по количеству термов 12

13 ПЛМ: расширение по количеству входов 13 На слайде вариант с разнесением переменных по времени с помощью тактовых импульсов c 1 -c j.

14 ПМЛ 14 МС программируемой матричной логики появились в результате востребованности воспроизведения типичных для практики систем переключательных функций, не имеющих больших пересечений друг с другом по одинаковым термам. В таких применениях логическая мощность ПЛМ зачастую используется неполно, т.к. возможность использования выходов любых конъюнкторов любыми дизъюнкторами (как предусмотрено в ПЛМ) становится излишним усложнением. В сравнении с ПЛМ схемы ПМЛ имеют меньшую функциональную гибкость, т.к. в них матрица ИЛИ фиксирована. Однако наличие одной программируемой матрицы И и фиксированной матрицы ИЛИ привело к уменьшению размеров микросхемы, времени распространения сигнала через кристалл, упрощению программирования схем.

15 ПМЛ 15 Schem2_lc_11.doc, стр. 2.

16 Схемы с программируемым вых. буфером 16

17 Схемы с двунаправленным выходом 17 Schem2_lc_11.doc, стр. 3. Схема работает в 4-х режимах. Все перемычки нетронуты. В этом режиме на выходе конъюнктора К будет нуль, схема имеет третье состояние выхода и вывод функционирует как вход для матрицы И. Все перемычки пережжены, на выходе конъюнктора К единица, буфер активен, вывод работает как выход. Выход с обратной связью. Этот режим отличается от предыдущего только тем, что сигналы вывода используются в матрице И. Управляемый выход. Здесь входы конъюнктора программируются. При заданной комбинации входных сигналов на выходе конъюнктора К формируется единичный уровень, и выход работает как выход.

18 Схемы с памятью 18 Кроме трёх обычных параметров, она имеет и параметр r – число триггеров (если триггера объединить в регистр, то r – число разрядов регистра).

19 ПМЛ с разделяемыми конъюнкторами 19 Schem2_lc_11.doc, стр. 4. Для двух смежных элементов ИЛИ отводится некоторое количество конъюнкторов, которое может быть произвольно разделено между этими смежными элементами. Другие элементы ИЛИ использовать данный набор конъюнкторов не могут. В схеме имеется дополнительный набор элементов ИЛИ и сложения по модулю 2, с помощью которых можно комбинировать сигналы выходов обеих основных схем ИЛИ для образования окончательных значений функций F i и F i+1. Выходы основных схем ИЛИ объединятся по операциям дизъюнкции или сложения по модулю 2 и распределятся по основным выходам F i и F i+1.

20 Лекция 11. ПЛИС ч. 1 Схемотехника ЭВМ ч.2 НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ Мальчуков Андрей Николаевич Томск – 20 13