4. Средние интегральные схемы. Если каждая из малых интегральных схем (МИС) выполняют одну простейшую операцию, то каждая из средних интегральных схем. - презентация

1 4. Средние интегральные схемы. Если каждая из малых интегральных схем (МИС) выполняют одну простейшую операцию, то каждая из средних интегральных схем выполняет одну более сложную операцию. 1. Шифраторы Существует достаточно много СИС. Рассмотрим некоторые из них. Шифраторы преобразуют натуральный код в двоичный. В натуральном коде единица подается только на тот разряд, порядковый номер которого совпадает с вводимым числом Число «5» в натуральном коде.

2 4. Средние интегральные схемы. Шифратор имеет «k» выходов и «2 k » входов. YkYk Y1Y1 Y2Y2 P X2kX2k X2X2 X1X1 С Рис.4.1. Обозначение шифратора на схемах. «P» вход стробирования. На вход стробирования «P» подается «1». Если на входе P = 0, то шифратор прекращает работу. Это делается для того, чтобы не пропустить ошибочный сигнал. Шифраторы обычно стоят на входе цифровых устройств. Входы могут быть соединены с клавиатурой. Все СИС, в том числе шифраторы, конструируются на основе МИС согласно рассмотренному алгоритму (параграф 7.3).

3 4. Средние интегральные схемы. 2. Дешифраторы Дешифраторы преобразуют двоичный код в натуральный. Они обычно стоят на выходе цифровых устройств. ДС Y2kY2k Y1Y1 Y2Y2 P XkXk X2X2 X1X1 Рис.4.2. Обозначение дешифратора на схемах. Дешифратор имеет «k» входов и «2 k » выходов. Он также может быть снабжен входом стробирования.

4 4. Средние интегральные схемы. Преобразователи кодов предназначены для преобразования сигнала из одного кода в другой. Например, из двоичного кода в код для управления индикаторами. 3. Преобразователи кодов Y X YiYi XiXi Рис Обозначение преобразователя кодов. Преобразователь кодов также может быть снабжен входом стробирования. Очень важным является преобразователь из параллельного кода в последовательный, и наоборот.

5 4. Средние интегральные схемы. В параллельном коде все сигналы одновременно подаются на устройство по многим проводникам. Такая передача производится очень быстро, но требует много проводников. Передача параллельным кодом ведется только в пределах данного устройства или прибора.

6 4. Средние интегральные схемы. В последовательном коде сигналы передаются по одному проводу последовательно – в виде импульсов тока. Для преобразования из параллельного кода в последовательный и обратно применяются специальные преобразователи. Такая передача требует только один проводник, но занимает больше времени. Передача последовательным кодом ведется от одного устройства к другому, в том числе и на большие расстояния.

7 4. Средние интегральные схемы. Счетчики выполняют задачу подсчета количества единичных импульсов, поступающих с какого-либо устройства. Ответ дается на выходе счетчика в двоичном коде. 4. Счетчики Cч yiyi б) Y2Y2 вход Y n- 1 Y1Y1 R S R S R S а) Рис a) – схема счетчика на SR- триггерах, б) – обозначение счетчика.

8 4. Средние интегральные схемы. Импульсы, поступающие на счетчик, прежде всего проходят через диодно-конденсаторные цепочки. Y1Y1 Y2Y2 вход Y n- 1 R S R S R S a) b)b) c)c) Конденсатор дифференцирует импульсы (рис.4.5-b). Диод пропускает только отрицательные импульсы в момент прохождения заднего фронта прямоугольных импульсов (рис.4.5-c). Рис.4.5. Преобразование импульсов конденсаторно-диодной цепочкой.

9 4. Средние интегральные схемы. Перед началом работы все триггеры переводятся в такое состояние, что на их верхних выходах – нули. (Счетчик «обнуляют»). Это легко сделать, подав на R-входы единичный импульс. Y1Y1 Y2Y2 вход Y n- 1 R S R S R S Первый импульс вызывает срабатывание первого триггера по S- входу. На его выходе – 1. Эта единица (резкое возрастание напряжения) дифференцируется конденсаторами, но положительный импульс не проходит через диоды на второй триггер. Второй импульс вызывает срабатывание первого триггера по R- входу. На его выходе – 0. Резкое падение напряжения дифференцируется конденсаторами, отрицательный импульс проходит через диоды на второй триггер, он срабатывает по S- входу. На его выходе – 1, третий триггер не срабатывает.

10 4. Средние интегральные схемы. Y1Y1 Y2Y2 вход Y n- 1 R S R S R S Третий импульс вызывает срабатывание первого триггера по S- входу. На его выходе – 1. Второй и дальнейшие триггеры не срабатывает. Таким образом, первый триггер срабатывает на каждый импульс. Второй триггер срабатывает на каждый второй импульс. Третий – на каждый 4-й. N-й триггер срабатывает на каждый 2 N-1 -й импульс.

11 4. Средние интегральные схемы. На выходе возникает число в двоичном коде (см. табл. 4.1), равное номеру импульса, где Y 1 – младший разряд, а Y n-1 – старший. Y1Y1 Y2Y2 вход Y n- 1 R S R S R S Номер входного импульса Сигналы на выходах Y 1 Y 2 Y 3... Y n = = = n … …. 0 1 …. 0 …………………………………… …. 1 Табл. 4.1.

12 4. Средние интегральные схемы. 5. Регистры Регистр – схема, запоминающая на некоторое время сигнал в двоичном коде для его последующего чтения или посылки в другое устройство. Требования к работе регистра. 1. Запись информации производится только по специальному сигналу. 2. Специальная команда «сброс» очищает (обнуляет) все разряды регистра. 3. Информация хранится в регистре сколь угодно долго и может быть подвергнута многократному считыванию. Регистры делятся на параллельные и последовательные.

13 4. Средние интегральные схемы. Параллельные регистры – воспринимают сигналы в параллельном коде. && S R && S R && S R X1X1 X2X2 X3X3 ЗаписьСбросЧтение выходы Y1Y1 Y2Y2 Y3Y3 Рис Принципиальная схема трехразрядного параллельного регистра

14 && S R && S R && S R X1X1 X2X2 X3X3 ЗаписьСбросЧтение выходы Y1Y1 Y2Y2 Y3Y3 4. Средние интегральные схемы. Начальное состояние – на выходах триггеров «0», на входы X i подаются сигналы в двоичном коде. При подаче «1» на вход «запись» на нижних входах схем «И» возникает «1» и входные сигналы X i подаются на S- входы триггеров. На выходах триггеров возникают соответствующие сигналы.

15 && S R && S R && S R X1X1 X2X2 X3X3 ЗаписьСбросЧтение выходы Y1Y1 Y2Y2 Y3Y3 4. Средние интегральные схемы. При подаче «1» на вход «чтение» сигналы с триггеров проходят через схемы «И» на выходы. При этом содержимое триггеров сохраняется! При подаче «1» на вход «сброс» все триггеры переходят в начальное состояние. Содержимое обнуляется.

16 4. Средние интегральные схемы. Последовательные регистры – воспринимают сигналы в последовательном коде. Рис Принципиальная схема трехразрядного последовательного регистра Y S R S R D S R D X Сдвиг S R Значок означает дифференцирующую цепочку перед входом триггера с запуском триггера задним отрицательным входом импульса. D Значок - линия задержки импульса.

17 4. Средние интегральные схемы. Y S R S R D S R D X Сдвиг Подача «1» на вход сдвига обнуляет все выходы триггеров. Заполнение регистра осуществляется парами импульсов, подаваемых на вход Х и на вход сдвига. Линия задержки необходима для того, чтобы следующий триггер успел бы придти в устойчивое состояние к моменту прихода сигнала. Входной сигнал (1 или 0) Сигнал сдвига (всегда 1)

18 4. Средние интегральные схемы. Y S R S R D S R D X Сдвиг Предположим, первой подается «1». Задний фронт импульса переключает первый триггер в состояние «1». Второй триггер не переключается. Сигнал сдвига переключает первый триггер в состояние «0», второй триггер переключается в состояние «1» на выходе. Пусть следующий сигнал «0». Первый и второй триггеры не переключаются. Сигнал сдвига переключает второй триггер в состояние «0», на его выходе отрицательный скачок, третий триггер переключается в состояние «1» на выходе. Пусть следующий сигнал «1». Он будет записан в первый триггер. Тогда сигналы – 101.

19 4. Средние интегральные схемы. Y S R S R D S R D X Сдвиг Чтение содержимого – последовательная подача «1» на вход сдвига. Тогда содержимое триггеров «выдавливается» вправо и последовательно поступает на выход. Иногда применяют специальные D-триггеры с задержкой. Тогда линия задержки не нужна.

20 4. Средние интегральные схемы. 6. Компараторы Компараторы предназначены для сравнения двух аналоговых сигналов (двух напряжений U 1 и U 2 ). Компараторы имеют два аналоговых входа и один цифровой выход. Если U 1 > U 2, то Y = 1. Если U 1 < U 2, то Y = 0. U2U2 U1U1 K Y Рис Компаратор. Компаратор может быть собран на одном транзисторе, на базу которого подаются оба напряжения с разными знаками.

21 4. Средние интегральные схемы. Кроме СИС употребляются еще большие интегральные схемы (БИС) и сверхбольшие интегральные схемы (СБИС). Они выполняют достаточно большое количество сложных операций. Другое название СБИС – микропроцессоры. БИС выполняются на основе МИС и СИС. Микропроцессоры выполняются на основе схем с меньшей степенью интеграции.