Скачать презентацию
Идет загрузка презентации. Пожалуйста, подождите
1
Московский Государственный Университет Приборостроения и Информатики Основы программируемой логики
2
2 Программируемые логические матрицы (PAL, Programmable Array Logic) Простейшая реализация программируемой логики Логические вентили и регистры фиксированы
3
3 От PAL к PLD Несколько PAL устройств в одном PLD устройстве
4
4 Основы технологии Macrocells Tri-state выход Использование выхода в режиме входа
5
5 От PLD к CPLD Объединение нескольких PLD (logic blocks) в одном устройстве с программируемым интерфейсом ввовда- вывода
6
6 Основные свойства логического блока CPLD Logic Array Block (LAB) Содержит несколько Macrocells (от 4 до 20) Локальная программируемая матрица как в PLD Результат логического умножения может снова использоваться как входное воздействие ценой дополнительной задержки.
7
7 In-System программирование с помощью интерфейса JTAG TDI (вход тестовых данных) вход последовательных данных периферийного сканирования. Команды и данные вдвигаются в микросхему с этого вывода по переднему фронту сигнала TCK; TDO (выход тестовых данных) выход последовательных данных. Команды и данные выдвигаются из микросхемы с этого вывода по заднему фронту сигнала TCK; TCK (вход тестового тактирования) тактирует работу встроенного автомата управления периферийным сканированием. Максимальная частота сканирования периферийных ячеек зависит от используемой аппаратной части и на данный момент ограничена МГц; TMS (вход управления тестированием) обеспечивает выбор режима тестирования. В некоторых случаях к перечисленным сигналам добавляется сигнал TRST для инициализации порта тестирования, что необязательно, т. к. инициализация возможна путем подачи соответствующей последовательности сигналов на вход TMS.
8
8 От CPLD к FPGA Дальнейшее наращивание плотности CPLD требует дополнительного механизма глобальной маршрутизации сигналов
9
9
10
10
11
11
12
12
13
13
14
14
15
15
16
16
17
17
18
18
19
19
20
20
21
21
22
22
23
23
Еще похожие презентации в нашем архиве:
