Базовая структура компьютера Устройства ввода-вывода Средства ввода Средства вывода Процессор Операционное устройство Устройство управления Интерфейсный. - презентация

1 Базовая структура компьютера Устройства ввода-вывода Средства ввода Средства вывода Процессор Операционное устройство Устройство управления Интерфейсный блок Память

2 Упрощенная структура процессора. Центральный процессор Ядро Операционный блок Устройство управления Интерфейсный блок Внутренняя сверхоперативная память (Кэш) Память В/В5В/В5

3 Простая многоядерная структура Центральный процессор Ядро 1Ядро N L1 Кэш L2 Кэш Память В/ВВ/В Интерфейсный блок

4 Многоядерная структура с общей кэш-памятью Центральный процессор Ядро 1Ядро N L1 Кэш L2 Кэш Память В/ВВ/В Интерфейсный блок

5 Классификация уровней параллелизма Независимые задания Шаги и задания программы Программы и подпрограммы Циклы и итерации Операторы и команды Фазы команд СРЕДСТВА ПАРАЛЛЕЛЬНОЙ ОБРАБОТКИ Мультипроцессирование Векторная обработка Многофункциональная обработка Конвейер команд ПРОГРАММНЫЙ ПАРАЛЛЕЛИЗМ

6 Способы обработки б) в синхронном конвейере с буферными регистрами. ФБ 1ФБ 2ФБ 3ФБ 4ФБ 5FIFO ФБ 1 ФБ 2 ФБ 3 ФБ 4 ФБ 5 RG1RG2RG3RG4RG вых RG вх. FIFO RG вых а) в универсальном блоке. в) в асинхронном конвейере с промежуточными буферными устройствами. Универсальный ФБ CLK RG вх.

7 Пример структуры нелинейного конвейера и диаграммы его работы ФБ2 Вых. Y ФБ1XXX ФБ2XX ФБ3XXX YY Y YYY для величины Xдля величины Y ФБ1XYXYX ФБ2XYX ФБ3XXYYXY вариант вычисления X и Y на конвейере Вых. X Вх. ФБ3ФБ1

8 Последовательность работы конвейера команд Дешифрация команды j+1 Получение операнда j+1 Чтение команды j+1 Исполнение команды j+1 Сохранение результата j+1 Дешифрация команды j Получение операнда j Чтение команды j Исполнение команды j Сохранение результата j Дешифрация команды j+2 Получение операнда j+2 Чтение команды j+2 Исполнение команды j+2 Дешифрация команды j+3 Получение операнда j+3 Чтение команды j+3

9 Структуры вычислительных систем Процессор ПамятьПроцессор а) вычислительная система с общей памятью Локальная память Процессор Локальная память Процессор Локальная память Процессор Локальная память Процессор б) распределённая вычислительная система

10 Операционный блок с 3-х шинной магистралью Блок регистров общего назначения Выбор РОН (из устройства управления) данные результат АЛУ MUX Рег. продвижение операндов