Арифметико-логическое устройство Микросхема К155ИП3, - входы операндов A, B ; С0 - инверсный вход переноса в младший разряд; - сигналы настройки на выполнение. - презентация

1

2 Арифметико-логическое устройство Микросхема К155ИП3, - входы операндов A, B ; С0 - инверсный вход переноса в младший разряд; - сигналы настройки на выполнение той или иной функции данного типа; M ( mode control ) – сигнал настройки на арифметический ( M =0) или логический ( M =1) тип функции; - выходы результата; С4– инверсный выход переноса из старшего разряда; G и P – инверсный выход генерации и распространения переноса. Служат для подключения микросхемы ускорения переносов. K – выход компаратора с открытым коллектором. Схема К155ИП3 представляет собой скоростное четырехразрядное АЛУ. Может работать в двух режимах, выполняя 16 логических либо 16 арифметических операций. Для получения максимального быстродействия при арифметической обработке в модуле имеется внутренняя схема ускорения переносов. Микросхема выполнена в корпусе на 24 вывода.

3 Таблица настройки АЛУ

4 Схема ускорения переносов Микросхема К155ИП4 Схема ускорения переносов на 4 корпуса АЛУ К 155 ИП 3. Одновременно формирует переносы на входах всех тетрад 16- разрядного сумматора, начиная со второй. Выход переноса отдельного корпуса АЛУ : Все функции переноса формируются 2- уровневыми схемами ( т. е. параллельно ) с задержкой 13 нс относительно поступления сигналов G i, P i. Эти сигналы генерируются всеми тетрадами одновременно, так как зависят только от значений битов слагаемых ( но не от С п ). Формирование сигналов P и G происходит с задержкой 12 нс относительно момента поступления слагаемых. Две других задержки в АЛУ : t F =24 нс, = 12 нс. При этом, если к моменту поступления сигнала формирование сигналов P и G завершено, то t F уменьшается до 12 нс.

5

6 Дешифраторы Дешифратор – комбинационная схема на М входов и 2 М выходов ( нумеруемых в натуральном порядке ), такая, что в любой момент времени в активном состоянии (0 или 1) находится только один выход. Номер которого определен входным кодом. В состав различных серий ТТЛ входит 7 типов микросхем дешифраторов. Они различаются по числу дешифраторов в корпусе, по числу адресных входов в каждом, по формату адресного кода ( двоичный или двоично - десятичный ). Большинство дешифраторов способны выполнять функцию демультиплексора. В таком случае демультиплексивная функция выполняется при использовании тех же входов и выходов. Передаваемые данные поступают на один из входов разрешения.

7 Микросхема К 155 ИД 3 Эта схема осуществляет дешифрацию кода, поданного на вход A 3 A 2 A 1 A 0, с выдачей сигнала низким потенциалом на одном из 16 выходов, когда на обоих входах управления E0 и E1 низкий потенциал. Особенности микросхемы : 1)Инверсные выходы ( активный 0). Такая организация выходов в практике применения с другими микросхемами других типов оказывается предпочтительной. 2)Наличие двух инверсных выходов управления ( разрешения ) Е 0 и Е 1. Активизация DC может произойти только при подаче на оба входа управления низкого потенциала. Эти входы также могут быть использованы для наращивания разрядности адреса, стробирования адресных входов и для трансформации DC в демультиплексор. Типовое среднее время задержки распространения 23 нс через три логических уровня, 16 нс – через входы управления. Средняя мощность рассеивания – 170 м Вт.

8 Возможности функционирования микросхемы К 155 ИД 3 Работа схемы в режиме демультиплексора Наращивание разрядности A4A4A3A3A2A1A1A0A0Акт. выход 01011DC DC2. 2

9 Микросхемы контроля Наиболее распространенным способом контроля правильности высокоскоростных передач информации по линиям связи является проверка сохранения четности ( нечетности ) числа единиц передаваемого кода. Такая проверка называется контролем паритета. Она позволяет обнаружить одиночные ошибки. ИП 2 – схема контроля четности и нечетности на 8 бит. Эта схема предназначена для выработки контрольного разряда дополнения до четности и нечетности восемь бит. Микросхема имеет два входа управления : четный EE (even enable) и нечетный OE (odd enable). Для целей проверки используется парофазная комбинация сигналов на этих выходах. Если сумма единиц проверяемого кода четно, то комбинация сигналов на выходах совпадает со входной. В нечетном варианте – наоборот. Средняя мощность рассеивания 170 м Вт. Ток питания : номинальный 34, максимальный 56 мА. Номинальное время задержки распространения – 46 нс. Микросхема К 155 ИП 2

10 Входы Выходы Сумма высоких уровней на I0…I7 EEE0 ΣE (четная) Σ0 (нечетная) четная 1010 нечетная 1001 четная 0101 нечетная Таблица сигналов функционирования схемы Логическая схема модуля К 155 ИП 2

11 Микросхемы мультиплексоров Мультиплексор – коммутатор входных каналов. Это комбинационная схема на М входов и 1 выход. М = m + 2 m, где m - разрядность адреса, 2 m – число входных коммутируемых каналов. Код адреса определяет номер информационного канала, который должен быть подключен к выходу. Всего в составе серий ТТЛ имеется более 11 типов микросхем MS. Они различаются по числу входных каналов, наличием парофазного выхода, специальных входов разрешения. Некоторые имеют три состояния для организации работы на общую шину.

12 Микросхема К 155 КП 2 Позволяет мультиплексировать с двух четырехразрядных каналов (I0a, I1a, I2a, I3a; I0c, I1c, I2c, I3c) в один двухразрядный канал (Ya, Yc). 1) Общие входы A1, A0 служат для указания адреса входного канала; 2) Ea, Ec – инверсные входы разрешения. При отсутствии разрешения выход пассивен (0); Если на входы A1, A0 последовательно подавать сигналы "00", "01", "10", "11", то на выходе будет последовательно появляться информация с 0-го по 3-ий входной канал. Таким образом, можно осуществить преобразование параллельного кода в последовательный. Типовое среднее время задержки распространения: передача данных – 17 нс, передача импульса выборки – 22 нс. Типовая мощность рассеивания – 180 м Вт.

13 Логические схемы АЛУ К 155 ИП 3 ( слева ) и дешифратора К 155 ИД 3 ( справа )

14 К 155 ИР 9 Регистр - это линейка из ряда триггеров, используемая для последовательного накопления, промежуточного хранения и сдвига данных.

15 Счетчики - это делители частоты. Если коэффициент деления равен 2 n, то такие счетчики называют двоичными. Если деление осуществляется по основанию 10, то получаем десятичный счетчик.

16

17 Это программируемый счетчик с входами для переключения коэффициента, на который можно разделить тактовую частоту. Выходную частоту можно рассчитать по уравнению : F вых = (f/64) ( Е Е Е E Е E02 0 ). Здесь Е 0- Е 5 - данные на входах разрешения, значение каждого коэффициента Е может быть 1 или 0. EI - сигнал разрешения по входу. Остановить деление можно, подав на вход S напряжение высокого уровня. Активные напряжения низкого уровня, данные по входам EI и S, разрешают счет. Общий сброс с остановкой деления осуществляется высоким уровнем по входу R.