Тема 3. Подсистема памяти. Классификация микросхем памяти Микросхемы памяти ОЗУ (RAM) ПЗУ (RОM) Статические ОЗУ (SRAM) Динамические ОЗУ (DRAM) Регистровые.

Презентация:



Advertisements
Похожие презентации
Распределение адресного пространства Процессорный модуль ОЗУПЗУ ВУ АВ 15:0 Селектор адреса CS.
Advertisements

Организация микроконтроллеров. Классификация и структура микроконтроллеров 8-разрядные МК для встраиваемых приложений 16-ти и 32-х разрядные МК Цифровые.
Модуль 4. Цифровые запоминающие устройства. Устройства сопряжения аналоговых и цифровых схем.
Учебный курс Введение в цифровую электронику Лекция 3 Цифровые устройства с внутренней памятью кандидат технических наук, доцент Новиков Юрий Витальевич.
Ермаков Игорь Владимирович «ИССЛЕДОВАНИЕ ЯЧЕЙКИ КМОП-СОВМЕСТИМОГО ЭСППЗУ» Научный руководитель: д.т.н., Шелепин Н.А. МЭС-2014 Зеленоград – 2014 НИУ «МИЭТ»,
Устройства памяти Учебник, тема 18 стр
Автор: Стархова Татьяна Николаевна, преподаватель информатики, Санкт-Петербургский техникум библиотечных и информационных технологий.
Лекция 2. Структура микропроцессорной системы. Основные характеристики микропроцессоров.
В НУТРЕННЯЯ ПАМЯТЬ ГБОУ ЦО 354 Попельнюк Г.Н.. оперативная память кэш – память специальная память.
1 Микропроцессорные системы. 2 Основные термины Процессор обработчик и вычислитель, выполняющий все операции над кодами и сигналами; Программа набор управляющих.
Лекция 10. Контроллеры параллельной передачи данных. Параллельный интерфейс.
Компьютерные технологии ЭЛЕМЕНТНАЯ БАЗА ЭВМ Элементы Элементы для обработки единичных электрических сигналов, соответствующих битам информации Узлы Узлы.
Вычислительные системы, сети и телекоммуникации ЭЛЕМЕНТНАЯ БАЗА ЭВМ Элементы Элементы для обработки единичных электрических сигналов, соответствующих битам.
Архитектура современных персональных компьютеров Подготовил студент группы 11ИнфБ122 Зайцев Д.
1 ҚАЗАҚСТАН РЕСПУБЛИКАСЫ БІЛІМ ЖӘНЕ ҒАЛЫМ МИНИСТРЛІГІ МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РЕСПУБЛИКИ КАЗАХСТАН - 2 Аршалы орта мектебі Аршалынская средняя.
ОСНОВНЫЕ УЗЛЫ ЭВМ ВОПРОСЫ 1. СУММАТОР 2. ТРИГГЕР 3. РЕГИСТР.
Устройство компьютера © Кошля Л.Н. учитель информатики.
Архитектура вычислительной машины (Архитектура ЭВМ) концептуальная структура вычислительной машины, определяющая проведение обработки информации и включающая.
Цель урока: Познакомиться со структурой ПК и выяснить связь между устройствами Тема урока: Функциональная схема ПК © Мульганова Е. Б
Элементная база ЭВМ Вычислительные системы, сети и телекоммуникации © МЦИТ ГУАП 2008 Элементы для обработки единичных электрических сигналов, соответствующих.
Транксрипт:

Тема 3. Подсистема памяти

Классификация микросхем памяти Микросхемы памяти ОЗУ (RAM) ПЗУ (RОM) Статические ОЗУ (SRAM) Динамические ОЗУ (DRAM) Регистровые ОЗУ (RG) Масочные ПЗУ (ROM) Программируемые пользователем ПЗУ ППЗУ (PROM) Репрограммируемые ПЗУ РПЗУ (RPROM) C УФ стиранием СППЗУ (EPROM) Со стиранием электрическим сигналом ЭСППЗУ (EEPROM и FLASH)

Типовая структура микросхемы памяти Накопитель представляет собой совокупность элементов памяти (ЭП), образующих матричную структуру, в которой каждый ЭП расположен на пересечении горизонтальных и вертикальных проводников, называемых строками и столбцами. Дешифратор предназначен для преобразования кода адреса Am-1...A0 в сигнал выбора ячейки памяти. Устройство ввода-вывода (УВВ) предназначено для сопряжения информационных входов микросхемы с внешними линиями передачи. Устройство управления предназначено для управления внутренними блоками в соответствии с внешними сигналами управления.

Функциональные узлы микросхем статических ОЗУ Основными режимами работы микросхем статических ОЗУ являются запись, считывание и хранение. Некоторые ОЗУ допускают ускоренный режим работы «считывание- модификация-запись», совмещающий в себе режимы считывания и записи данных без изменения кода адреса. Таблица истинности микросхемы статического ОЗУ CSOEWR/RD A0 … AnDIO0 … DIO7 Режим работы XX01XX01 X011X011 X Адрес Z Данные Z Хранение Запись Считывание Запрет выхода

Типовые временные диаграммы доступа к микросхемам статических ОЗУ Временные диаграммы сигналов микросхемы статического ОЗУ: а - запись в режиме асинхронного доступа

Временные диаграммы сигналов микросхемы статического ОЗУ: б - запись в режиме тактируемого доступа Типовые временные диаграммы доступа к микросхемам статических ОЗУ

Временные диаграммы сигналов микросхемы статического ОЗУ: в - считывание в режиме тактируемого доступа Типовые временные диаграммы доступа к микросхемам статических ОЗУ

Микросхемы статических ОЗУ в составе микропроцессорной системы Рисунок 3.9. Модуль памяти на микросхемах статического ОЗУ со словарной организацией

Функциональные узлы микросхем динамических ОЗУ Структура и УГО микросхемы динамического ОЗУ Фрагмент схемы накопителя динамического ОЗУ

Временные диаграммы сигналов микросхемы динамического ОЗУ: а - запись

Временные диаграммы сигналов микросхемы динамического ОЗУ: а - чтение

Режим регенерации а)а) б)б) Структура контроллера динамического ОЗУ Временные диаграммы режимов принудительной регенерации микросхемы динамического ОЗУ: а - регенерация сигналом RAS; б - «CAS раньше RAS». Микросхемы динамических ОЗУ в составе микропроцессорной системы