М.С. Енученко, Д.В. Морозов, М.М. Пилипко Восьмиразрядный сегментный цифро-аналоговый преобразователь с повышенной скоростью преобразования

2 Варианты построения ЦАП Бинарная архитектура Унарная архитектура

Цель и задачи 3 Цель: разработка восьмиразрядного параллельного цифро- аналогового преобразователя с повышенной скоростью преобразования. Задачи: Разработка и моделирование ЦАП; Разработка кристалла микросхемы ЦАП; Экспериментальное исследование образцов микросхемы.

4 Структура сегментного восьмиразрядного ЦАП

Коммутируемый источник тока 5

6 4-х разрядный термометрический дешифратор с параллельным формированием выходных функций

Блок А Блок Б 7 Блоки термометрического дешифратора

Блок А Блок Б 8 Топология 4-х разрядного термометрического дешифратора

9 Размещение блоков дешифратора

Структура топологии ЦАП 10

Топология ЦАП 11

Топология ЦАП с кольцом защиты 12

13 Моделирование характеристик

14 Моделирование характеристик

15 Основные характеристики Характеристика Моделирование Топология Топология с кольцом электростатической защиты Шаг преобразования, мВ1,271,26 DNL, МЗР0,13 INL, МЗР0,851,05 Ширина диапазона выходных напряжений, мВ Средняя потребляемая мощность, м Вт 5,75,6 Скорость преобразования, Мвыборок/с

Микрофотография кристалла микросхемы 1616

Характеристика преобразования 1717

График дифференциальной нелинейности 18

График интегральной нелинейности 19

Отклик выходного сигнала 20

Спектр гармонического сигнала 21

Результаты измерений Характеристика Измерения Шаг преобразования, мВ1,21 DNL, МЗР0,47 INL, МЗР1,09 Ширина диапазона выходных напряжений, мВ307 Средняя потребляемая мощность, м Вт 6,3 Скорость преобразования, Мвыборок/с 20 22

Работа [8][9] Данная работа Год Разрядность 888 Сегменты 6 ун. + 2 бин.5 ун. + 3 бин.4 ун. + 4 бин. Скорость преобразования, Мвыборок/с INL, МЗР 0,270,331 DNL, МЗР 0,080,140,47 Напряжение питания, В 5,01,8 Процесс, нм Потребляемая мощность, м Вт 1176,2 23 Сравнение с другими работами

24 Сравнение с другими работами Характеристика[19][21][22] Предложенное решение Год Технология 0,180,250,350,18 Пересчитанная активная площадь, мкм

25 Заключение При разработке параллельных ЦАП целесообразно использование сегментной архитектуры. В качестве примера разработан параллельный 8-ми разрядный сегментный ЦАП на источниках тока: 4 старших разряда - унарный сегмент, 4 младших – бинарный. Изготовлены тестовые кристаллы микросхемы. Проведены измерения разработанного ЦАП. Получены следующие характеристики: DNL – 0,47 МЗР; INL – 1 МЗР; скорость преобразования 1000 Мотсчётов/с. По сравнению с известными реализациями достигнуто увеличение быстродействия в 2 раза и уменьшение площади в 2,5 раза.