ПЛИС FPGA фирмы Xilinx 1

2 Фирма Xilinx продолжает уверенно занимать лидирующую позицию на рынке ПЛИС. Новые серии ПЛИС являются результатом постоянного совершенствования технологии производства кристаллов программируемой логики и внедрения новых архитектурных решений.

Устройства с архитектурой FPGA 3 Тенденция развития архитектуры ПЛИС увеличение функциональности логических блоков ПЛИС с одновременным введением в кристалл выделенных ресурсов для решения типичных задач цифровой обработки сигналов; увеличение трассировочных ресурсов ПЛИС, в том числе ввод в ее состав выделенных линий для наиболее эффективного решения задач распространения критичных сигналов; повышение тактовой частоты системы, в том числе за счет более эффективного распространения по кристаллу тактового сигнала с помощью блоков DLL и отказа от использования асинхронного интерфейса памяти; увеличение количества поддерживаемых блоками ввода-вывода электрических интерфейсов; переход к новым техпроцессам изготовления ПЛИС с уменьшением технологического допуска и увеличением количества слоев металлизации, понижение напряжения питания ядра и соответствующее снижение стоимости ПЛИС. Наиболее перспективными семействами FPGA фирмы Xilinx являются ПЛИС серий Spartan и Virtex. Первая из серий включает в себя недорогие устройства общего назначения, пригодные для решения широкого класса задач цифровой обработки сигналов. Серия Virtex обладает несколько более широкими возможностями за счет более развитой структуры логических блоков, обеспечивает несколько большие рабочие частоты по сравнению с ПЛИС Spartan, но и имеет более высокую стоимость в пересчете на один логический вентиль.

Обзор архитектурных особенностей 4 КЛБ – конфигурируемый логический блок, на его базе реализуется комбинаторная и синхронная логика, включающая базовые запоминающие элементы; БВВ – блок ввода-вывода, осуществляет коммутацию выводов корпуса МС с внутренней конфигурируемой логикой; Блок ОЗУ – блочная (встроенная память); Блок умножителя; Цифровой блок управления синхронизацией – DCM. ПЛИС Spartan-3 Блок-схема архитектуры кристалла

Обзор архитектурных особенностей 5 Базовым элементом КЛБ является логическая ячейка. Логическая ячейка состоит из 4-входового функционального генератора (LUT- блока), логики ускоренного переноса и запоминающего элемента. Каждый КЛБ семейства Spartan-З состоит из четырех секций (SLICE), сгруппированных в пары. Левая пара называется SLICEM и содержит полнофункциональные логические генераторы, которые могут использоваться также в качестве распределенного ОЗУ или сдвигового регистра. Однако расположенная на рисунке справа пара SLICEL может реализовать только логику. Каждая секция содержит по две логических ячейки. ПЛИС Spartan-3 Секция конфигурируемого логического блока

6 Цифровой блок управления синхронизацией Функциональные модули в DCM Обзор архитектурных особенностей Контроль над частотой, фазой и расфазировкой синхронизирующих импульсов осуществляется с помощью модулей автоподстройки задержки (DLL), входящих в состав блоков DCM. DCM поддерживает три основные функции: 1) устранение расфазировки синхронизирующих импульсов за счет выравнивания фаз выходного тактового сигнала, производимого DCM, и этого же сигнала, полученного через обратную связь; 2) синтез частоты – из входного тактового сигнала одной частоты DCM может сгенерировать на выходе тактовый сигнал другой частоты; 3) фазовый сдвиг всех выходных сигналов относительно входного тактового сигнала. Блок DCM состоит из четырех функциональных модулей: 1) Модуля автоподстройки задержки – DLL (Delay-Locked Loop); 2) Цифрового синтезатора частоты – DFS (Digital Frequency Synthesizer); 3) Модуля фазового сдвига – PS (Phase Shifter); 4) Модуля состояний блока DCM – SL (Status Logic).

7 Глобальная сеть тактовых линий Обзор архитектурных особенностей В ПЛИС имеется 8 глобальных тактовых входов – GCLK0-GCLK7. Эти входы предоставляют доступ к внутренней сети линий связи, предназначенной для передачи сигналов с малыми задержками и высокой частотой. Каждый из восьми тактовых входов GCLK может быть соединен с любым КЛБ кристалла через эту сеть посредством тактовых мультиплексоров BUFGMUX.

8 Режимы конфигурирования. Подчиненный последовательный и ведущий последовательный режимы Схема подключения ПЗУ и ПЛИС в ведущем и подчиненном последовательном режимах конфигурации Обзор архитектурных особенностей

9 Режимы конфигурирования. Подчиненный параллельный режим Схема подключения ПЛИС в подчиненном параллельном режиме конфигурации Обзор архитектурных особенностей

10 Режимы конфигурирования. Ведущий параллельный режим Схема подключения ПЗУ и ПЛИС в ведущем параллельном режиме конфигурации Обзор архитектурных особенностей

11 Общая характеристика Spartan-6 Кристаллы с архитектурой FPGA серии Spartan-6 предназначены, прежде всего, для всестороннего использования в составе серийно выпускаемой аппаратуры различного назначения. В частности, ПЛИС данной серии целесообразно использовать для реализации контроллеров высокоскоростных интерфейсов, высокопроизводительных устройств ЦОС, встраиваемых микропроцессорных систем, выполняемых на базе конфигурируемых 32- разрядных ядер семейства MicroBlaze, устройств автомобильной электроники, систем видео - наблюдения. Кристаллы серии Spartan-6 производятся по КМОП-технологии 45 нм. Кристаллы новой серии Spartan-6 характеризуются следующими особенностями: Снижение уровня общей потребляемой мощности за счет внедрения новых технологических решений. Использование в составе архитектуры кристаллов конфигурируемых логических блоков CLB нового поколения, выполненных на основе 6-входовых таблиц LUT. Новая инфраструктура распределения тактовых сигналов, обеспечивающая минимизацию задержек и расхождения фронтов тактовых сигналов, возникающих при распространении этих сигналов внутри кристаллов. Увеличение количества модулей двухпортовой блочной памяти Block RAM емкостью 18 кбит. Применение новой модификации аппаратных секций цифровой обработки сигналов DSP48A1, отличающейся возможностью работы на частотах до 250 МГц.

12 Общая характеристика Spartan-6 Использование последовательных высокоскоростных приемопередатчиков RocketIO типа GTP, поддерживающих скорости приема и передачи данных до 3,125 Гбит/с. Применение модернизированной технологии SelectI/O, обеспечивающей поддержку широкого спектра однополюсных и дифференциальных цифровых сигнальных стандартов с уровнями сигналов в диапазоне от 1,2 до 3,3 В. Наличие интегрированных аппаратных модулей PCI Express. Присутствие аппаратных контроллеров высокоскоростных интерфейсов памяти различного типа, включая DDR, DDR2, DDR3 и LPDDR, поддерживающих скорости передачи данных до 800 Мбит/с. Усовершенствованная система управления режимами конфигурирования кристаллов. Возможность применения в качестве конфигурационной памяти микросхем Flash ППЗУ с последовательным и параллельным интерфейсом различных производителей. Полная поддержка конфигурируемых 32-разрядных микропроцессорных ядер семейства MicroBlaze.

13 Spartan-6 LX ПЛИС семейства Spartan-6 LX предназначены, прежде всего, для реализации проектов устройств, выполняемых на базе стандартных логических ресурсов (конфигурируемых логических блоков CLB, блочной памяти Block RAM).

14 Spartan-6 LXT ПЛИС семейства Spartan-6 LXT ориентированы на разработку телекоммуникационных устройств и встраиваемых микропроцессорных систем, использующих высокоскоростные интерфейсы передачи данных. Архитектура кристаллов этого семейства характеризуется наличием высокоскоростных приемопередатчиков RocketIO типа GTP и аппаратных блоков интерфейса PCI Express. Присутствие в кристаллах большого количества аппаратных секций цифровой обработки сигналов DSP48A1 позволяет также эффективно применять их для реализации устройств ЦОС.

15 Архитектуру конфигурируемых логических блоков ПЛИС серии Spartan-6 образуют две секции Slices. В кристаллах семейств Spartan-6 LX и Spartan-6 LXT применяются секции трех типов: SLICEX, SLICEL и SLICEM. В кристаллах семейств Spartan-6 LX и Spartan-6 LXT основу секций всех типов образуют четыре реальные 6-входовые таблицы преобразования LUT и восемь триггеров, подключенных попарно к выходам таблиц преобразования. Из восьми триггеров, входящих в состав секций всех типов, четыре элемента могут конфигурироваться как триггеры с динамическим управлением (D-триггеры, flip- flop) или потенциальным управлением (триггеры-защелки, latch). УГО этих триггеров имеют обозначения FF/LAT. Остальные четыре триггера, обозначенные как FF, могут применяться в реализуемых устройствах только как триггеры с динамическим управлением. Основные отличия логических ресурсов от кристаллов серии Spartan-3 Функциональная схема секции SLICEX

В отличие от секций типа SLICEX, в состав секций SLICEL дополнительно входит логика ускоренного переноса и мультиплексоры, предназначенные для расширения функциональных возможностей конфигурируемых логических блоков CLB. В секциях типа SLICEM, кроме логики ускоренного переноса и мультиплексоров расширения количества аргументов выполняемых функций, применяются таблицы преобразования, которые могут конфигурироваться как элементы 64-разрядной распределенной памяти или как сдвиговые регистры различной разрядности (до 32 разрядов). Функциональная схема секции SLICEX Основные отличия логических ресурсов от кристаллов серии Spartan-3 16

17 В отличие от секций типа SLICEX, в состав секций SLICEL дополнительно входит логика ускоренного переноса и мультиплексоры, предназначенные для расширения функциональных возможностей конфигурируемых логических блоков CLB. В секциях типа SLICEM, кроме логики ускоренного переноса и мультиплексоров расширения количества аргументов выполняемых функций, применяются таблицы преобразования, которые могут конфигурироваться как элементы 64-разрядной распределенной памяти или как сдвиговые регистры различной разрядности (до 32 разрядов). Основные отличия логических ресурсов от кристаллов серии Spartan-3 Функциональная схема секции SLICEX

Каждый блок управления синхронизацией кристаллов семейств Spartan-6 LX и Spartan-6 LXT включает в себя два цифровых модуля Digital Clock Manager (DCM) и аналоговый модуль фазовой автоподстройки частоты Phase- Locked-Loop (PLL). Количество блоков управления синхронизацией CMT в кристаллах рассматриваемой серии зависит от типа ПЛИС и варьируется в пределах от двух до шести. Инфраструктура распределения тактовых сигналов внутри кристаллов включает в себя специальные выводы ПЛИС GCLK, предназначенные для подключения сигналов синхронизации, совокупность глобальных цепей синхронизации, сеть региональных цепей синхронизации, глобальные мультиплексоры и буферные элементы. В каждом кристалле предусмотрено 32 вывода GCLK и 16 глобальных линий тактовых сигналов, которые могут использоваться для синхронизации любых логических и специализированных блоков ПЛИС. Структурная схема взаимосвязей блоков управления синхронизацией CMT и линий распределения тактовых сигналов Система формирования и распределения тактовых сигналов 18

В состав входит входная/ выходная логика IOLOGIC (входные и выходные триггеры и элементы задержки), присутствующая в ПЛИС семейств Spartan-3. Кроме того, в кристаллах серии Spartan-6, применяются программируемые последовательно-параллельные и параллельно- последовательные преобразователи входных и выходных данных соответственно. Структурная схема взаимосвязей блоков управления синхронизацией CMT и линий распределения тактовых сигналов Структура ресурсов ввода/вывода 19

20 Общая характеристика и основные отличия от Spartan-6 Virtex-6 Кристаллы серии Virtex-6, обладающие комплектом разнообразных встроенных специализированных аппаратных ресурсов, включающим в себя секции цифровой обработки сигналов (ЦОС), высокоскоростные последовательные приемопередатчики, модули интерфейса PCI Express, контроллеры интерфейса Tri-mode Ethernet, предназначены, прежде всего, для реализации телекоммуникационных устройств с высоким быстродействием, сверхскоростных систем передачи, приема и обработки массивов данных, высокопроизводительных устройств ЦОС. Кроме того, представители этой серии могут использоваться в качестве основы для разработки встраиваемых микропроцессорных систем, выполняемых на базе конфигурируемых 32-разрядных ядер семейства MicroBlaze. Кристаллы серии Virtex-6 производятся по КМОП-технологии 40 нм.

Virtex-6 LXT 21

Топология логических и специализированных аппаратных блоков в ПЛИС серий Artix-7, Kintex-7 и Virtex-7 Особенности архитектуры нового поколения ПЛИС 22 Общая характеристика Обобщенная структура конфигурируемых логических блоков CLB, применяемых в ПЛИС серий Artix-7, Kintex-7 и Virtex-7 Новое поколение кристаллов программируемой логики с архитектурой FPGA представлено тремя сериями ПЛИС Artix-7, Kintex-7 и Virtex-7, производимыми по High-K Metal Gate (HKMG) технологии 28 нм. В ПЛИС всех серий нового поколения применяется единая масштабируемая топология логических и специализированных аппаратных блоков. Основу архитектуры кристаллов серий Artix-7, Kintex-7 и Virtex-7 образует массив конфигурируемых логических блоков CLB, каждый из которых содержит две секции. Во всех трех сериях используются секции двух типов SLICEM и SLICEL. Каждая из этих секций включает в себя четыре шестивходовые таблицы преобразования LUT, с выходами которых сопряжено по паре триггеров.

23 Общая характеристика Особенности архитектуры нового поколения ПЛИС Блочная память Block RAM в кристаллах серий Artix-7, Kintex-7 и Virtex-7 имеет ту же организацию, что и в ПЛИС серии Virtex-6. Каждый модуль двухпортовой блочной памяти емкостью 36 кбит, который может использоваться в виде двух независимых блоков объемом 18 кбит, оснащен встроенной системой обнаружения и коррекции ошибок и специальной схемой управления, необходимой для организации запоминающих устройств, функционирующих по принципу «первым вошел – первым вышел» (FIFO). Наиболее заметными отличиями кристаллов программируемой логики нового поколения по сравнению с ПЛИС серий Virtex-6 и Spartan-6 являются: - Снижение уровня потребляемой мощности. - Повышение производительности реализуемых устройств и систем. - Усовершенствованная комплексная система распределения тактовых сигналов внутри кристалла, обеспечивающая минимизацию задержек распространения сигналов синхронизации. - Внедрение модернизированных блоков управления синхронизацией Clock Management Tile (CMT), -Применение интегрированных аппаратных модулей интерфейса PCI Express следующего поколения; - Возможность реализации в кристаллах серий Kintex-7 и Virtex-7 модулей интерфейса PCI Express, на основе синтезируемых IP-ядер; - Поддержка расширенного спектра однополюсных и дифференциальных цифровых стандартов ввода/вывода с уровнями сигналов от 1,2 до 3,3 В; - Применение усовершенствованных блоков ввода/вывода, поддерживающих режим энергосбережения.

24 Общая характеристика Особенности архитектуры нового поколения ПЛИС - Наличие в каждом кристалле, содержащем более логических ячеек, аналого-цифрового блока XADC, предоставляющего возможность преобразования в цифровую форму 17 внешних аналоговых сигналов, а также контроля значений уровней напряжений питания и температуры ПЛИС; - Применение новых модификаций высокоскоростных приемопередатчиков RocketIO с максимальной скоростью приема и передачи данных до 13,1 Гбит/с, обеспечивающих возможность реализации широкого спектра интерфейсов вычислительных и телекоммуникационных систем, включая PCI Express, SATA/SAS, DisplayPort, Ethernet, SONET/OTU, Interlaken, Aurora; - Поддержка новых низковольтных (1,2, 1,35 В) высокоскоростных интерфейсов памяти различного типа. - Использование во всех сериях ПЛИС единой архитектуры секций цифровой обработки сигналов (ЦОС) DSP48E1; - Новый расширенный ряд корпусного исполнения, включающий компактные варианты корпусов, обеспечивающие минимизацию площади печатной платы, занимаемой ПЛИС. - Возможность реализации встраиваемых микропроцессорных систем на основе новой версии конфигурируемого 32 -разрядного ядра MicroBlaze v8.

Artix-7 25 Кристаллы программируемой логики серии Artix-7 характеризуются среди ПЛИС нового поколения наименьшими значениями потребляемой мощности и низкой стоимостью, поэтому ориентированы на применение в составе серийно выпускаемой аппаратуры. ПЛИС этой линейки наиболее эффективно подходят для реализации проектируемых устройств, выполняемых в настоящее время на базе кристаллов серий Spartan-3 и Spartan-6.

Kintex-7 ПЛИС отличаются оптимальным соотношением производительности и стоимости. ПЛИС обладают более высокой концентрацией секций ЦОС DSP48E1 и модулей двухпортовой блочной памяти Block RAM. Каждый кристалл серии Kintex-7 содержит модифицированные последовательные высокоскоростные приемопередатчики RocketIO типа GTX, которые поддерживают скорость приема и передачи данных до 10,3125 Гбит/с. В составе каждой ПЛИС указанной серии присутствует аппаратный модуль интерфейса PCI Express, который поддерживает скорости передачи данных 2,5 и 5 Гбит/с. 26

Virtex-7 27 Кристаллы программируемой логики серии Virtex-7 из всей совокупности ПЛИС нового поколения обладают максимальным объемом логических и специализированных аппаратных ресурсов, включающих в себя секции цифровой обработки сигналов, сверхскоростные последовательные приемопередатчики и модули интерфейса PCI Express. Кристаллы этой серии могут рассматриваться в качестве перспективной элементной базы для реализации сверхпроизводительных телекоммуникационных устройств и систем. Основные параметры ПЛИС семейства Virtex-7T В составе всех кристаллов семейства Virtex-7T используются только модифицированные последовательные высокоскоростные приемопередатчики RocketIO типа GTX, поддерживающие скорости приема и передачи данных до 10,3125 Гбит/с.

Virtex-7 28 Кристаллы этого семейства отличаются от ПЛИС семейства Virtex-7T, прежде всего, наличием сверхскоростных последовательных приемопередатчиков RocketIO типа GTH, которые обеспечивают возможность приема и передачи данных со скоростью до 13,1 Гбит/с. В ПЛИС семейства Virtex- 7XT используются различные комбинации последовательных приемопередатчиков GTX и GTH. Основные параметры ПЛИС семейства Virtex-7XT

Virtex-7 29 Основу структуры XADC образуют два 12- разрядных аналого- цифровых преобразователя (АЦП) и мультиплексор. Кроме того, к рассматриваемому аналого-цифровому блоку относятся внутрикристальные датчики напряжения питания и температуры. Аналого-цифровой блок XADC поддерживает 17 внешних входных аналоговых каналов. Коммутация аналоговых сигналов на входы АЦП осуществляется с помощью мультиплексора. Аналого-цифровой блок XADC, применяемый в составе ПЛИС нового поколения Каждый АЦП позволяет выполнять преобразование входного аналогового сигнала с частотой дискретизации 1 млн выборок/с и точностью 0,1%. Таким образом, наличие блока XADC в составе ПЛИС нового поколения позволяет полностью реализовать устройства цифровой обработки низкочастотных сигналов на базе одного кристалла, не используя внешних АЦП.

Virtex-7 30 Аппаратный аналого-цифровой блок XADC можно также применять в составе встраиваемых микропроцессорных систем, выполняемых на базе конфигурируемых 32 -разрядных ядер семейства MicroBlaze. На рисунке показан пример встраиваемой микропроцессорной системы, включающей модуль XADC, которая осуществляет регистрацию и обработку значений аналоговых сигналов с последующей передачей результатов вычислений через сетевой интерфейс. Представленная система может быть реализована на базе кристаллов программируемой логики серий Artix-7, Kintex-7 и Virtex- 7, содержащих более логических ячеек. Аналого-цифровой блок XADC, применяемый в составе ПЛИС нового поколения

СПАСИБО ЗА ВНИМАНИЕ