_______id381 г. Мурманск, гимназия4 Автор: Иващенко Андрей, 10А класс

_______id381 г. Мурманск, гимназия4 Сумматоры Полусумматоры Триггеры Счетчики Регистры Шифраторы Дешифраторы

_______id381 г. Мурманск, гимназия4 Двоичными сумматорами называют логические устройства, выполняющие операцию сложения двух чисел, представленных в двоичном коде. Сумматор является основным узлом арифметико-логического устройства ЭВМ и служит для суммирования чисел посредством поразрядного сложения.

_______id381 г. Мурманск, гимназия4 Последовательные или одноразрядные Последовательные сумматоры строятся на основе одноразрядной суммирующей схемы. В таких устройствах сложение двух чисел производится поразрядно, последовательно во времени.

_______id381 г. Мурманск, гимназия4 Одноразрядный полусумматор Одноразрядный двоичный сумматор на два входа и два выхода называется одноразрядным полусумматором.

_______id381 г. Мурманск, гимназия4 A B AB P S A – первый входной сигнал B – второй входной сигнал P – перенос результата S – вывод суммы

_______id381 г. Мурманск, гимназия4 В двоичной системе сложение двух двоичных чисел осуществляется по правилу, описанному в таблице. Из данной таблици видно, что перенос Р осуществляется по правилу P(A,B)=A&B A B SP

_______id381 г. Мурманск, гимназия4 Формулу для S можно вывести с помощью СДНФ используя таблицу истинности. A B SP

_______id381 г. Мурманск, гимназия4 Для построения функциональной схемы воспользуемся первым результатом, т. к. в ней требуется для выполнения меньшее количество операций. Получаем общую схему и формулу одноразрядного полусумматора:

_______id381 г. Мурманск, гимназия = A B

_______id381 г. Мурманск, гимназия = A B

_______id381 г. Мурманск, гимназия = A B

_______id381 г. Мурманск, гимназия = A B

_______id381 г. Мурманск, гимназия4 AB1 (A&B)2 (A+B) 3 4(P)5(S) A B SP Из таблицы видно, что значения на выходах соответствуют значениям суммы и переноса правила сложения двоичных чисел

_______id381 г. Мурманск, гимназия4 Полный одноразрядный сумматор Одноразрядный двоичный сумматор на три входа и два выхода называется полным одноразрядным сумматором.

_______id381 г. Мурманск, гимназия4 A – первый вход B – второй вход P – третий вход Q – перенос результата S – вывод суммы А В Р S Q

_______id381 г. Мурманск, гимназия4 Принцип действия: Через вход A и B сумматор воспринимает двоичные цифры (слагаемые в данном разряде), через вход P - двоичную цифру – перенос из младшего разряда. На выход S сумматор выдает сумму в данном разряде, на выход Q – значение переноса в старший разряд

_______id381 г. Мурманск, гимназия4 ABPSQ По данной в таблице схеме осуществляется сложение в полных одноразрядных сумматорах. Построим СДНФ для Q(A,B,P) и S(A,B,P):

_______id381 г. Мурманск, гимназия4

Получаем структурные формулы и строим функциональную схему одноразрядного сумматора на три входа

_______id381 г. Мурманск, гимназия4 1 & & & & 1 1 & A B P Q S A B

_______id381 г. Мурманск, гимназия4 Параллельные или многоразрядные Параллельные сумматоры комбинационного типа представляют собой композиции одноразрядных суммирующих схем, причем обработка чисел в таких устройствах осуществляется одновременно во всех разрядах.

_______id381 г. Мурманск, гимназия4 Параллельные многоразрядные сумматоры предназначены для одновременного суммирования двух многоразрядных чисел и характеризуются различными способами передачи сигналов переноса от младших разрядов сумматора к старшим.

_______id381 г. Мурманск, гимназия4 Простейшими из параллельных сумматоров (ПС) являются ПС с последовательной передачей сигналов переноса. На входы каждой одноразрядной схемы сумматора поступают два слагаемых и перенос из предыдущего разряда. Сигнал переноса, образованный в младшем разряде, распространяется последовательно по цепям переноса к старшим разрядам. Время распространения переноса определяется суммарной задержкой этих цепей.

_______id381 г. Мурманск, гимназия4

Быстродействие сумматора при сложении двух n-разрядных чисел характеризуется временем суммирования, которое в наихудшем случае равно t s =(n-1) t P + t is где t is, t P - задержки формирования одноразрядным сумматором суммы и переноса соответственно. Следовательно, сумматоры с последовательным переносом обладают низким быстродействием. С целью повышения быстродействия (сокращения времени сложения) применяются сумматоры с одновременным переносом.

_______id381 г. Мурманск, гимназия4 Серьезным недостатком сумматоров с одновременным переносом является значительный рост аппаратурных затрат при построении схем межразрядных переносов. Поэтому на практике применяют метод построения сумматоров с комбинированным переносом.

_______id381 г. Мурманск, гимназия4 В сумматорах с комбинированным переносом полные одноразрядные сумматоры объединяются в группы. Внутри группы, как правило, осуществляется одновременный перенос. Между группами перенос может быть как последовательный, так и одновременный. На рисунке в качестве примера приведена схема 16-разрядного двоичного сумматора с комбинированным переносом на базе четырехразрядных схем сумматоров АЛУ (микросхем ИПЗ). Здесь внутри групп организован одновременный перенос, между группами - последовательный.

_______id381 г. Мурманск, гимназия4 Для удобства построения сумматоров с одновременным переносом в ряде серий микросхем логические функции, формирующие переносы, реализуются в виде отдельной микросхемы.

_______id381 г. Мурманск, гимназия4 «Логика в информатике» Лыскова В, Ракитина Е, Москва, ЛБЗ, 2006 «Информатика» учебник + задачник Есипов А, Санкт-Петербург, Наука и техника, 2001 «Информатика 10-11» Шауцукова Л, Москва, Просвещение, 2000