Студент: Перов Д.Ю., ФРТК, 816 группа Научный руководитель: д.т.н. Сахин Ю.Х.

Презентация:



Advertisements
Похожие презентации
Разработка контроллера встроенного интерфейса AXI в составе системы на кристалле «Эльбрус-S2» Студент: Поляков Н.Ю., ФРТК, 515 гр. Научный руководитель:
Advertisements

Интерфейсный блок AXI- коммутатора в составе системы на кристалле «Эльбрус-S2» Студент: Смольянов Павел 518 гр. Научный руководитель: Сахин Ю.Х.
Адаптация буферизующего коммутатора данных МП «Эльбрус-S2» Студент: Рогов А.С., ФРТК, 613 гр. Научный руководитель: Костенко В.О. Выпускная квалификационная.
Разработка модулей коммутации данных в микропроцессоре « Эльбрус -4 С +» Выпускная квалификационная работа на соискание степени бакалавра студента 816.
Выпускная квалификационная работа Исаев Михаил, ФРТК, 515 гр. Научный руководитель Сахин Ю. Х. Объединение двух процессорных ядер с архитектурой "Эльбрус"
Московский физико-технический институт (государственный университет) Факультет радиотехники и кибернетики Кафедра информатики и вычислительной техники.
Научный руководитель: Кожин А.С. Студент: Лавров А.В, ФРТК 816 гр.
Разработка коммутатора сообщений блока регистров и прерываний в кластере «Эльбрус-S» Выполнил: Петроченков М. В. 613 гр. Научный руководитель: Зайцев А.И.
Выполнил: Петрыкин Д.А., ФРТК, 613 гр. Научный руководитель: Слесарев М.В. Выпускная квалификационная работа.
Разработка интерфейса между системным коммутатором и контроллером памяти с использованием протокола AXI Выпускная квалификационная работа на соискание.
Разработка 4-х канального контроллера оперативной памяти DDR3 SDRAM с интерфейсом AXI Студент: Кожин А.С., ФРТК, 515 гр. Научный руководитель: д.т.н.,
Доработка контроллера памяти DDR2 SDRAM МП Эльбрус-S для МП Эльбрус-S2 Научный руководитель: Шерстнёв Андрей Кожин Алексей, ФРТК 513 гр.
Название ОКР: « Разработка микросхемы контроллера периферийных интерфейсов для высокопроизводительных систем на кристалле с архитектурой «Эльбрус» Шифр.
Разработка кэша справочника для вычислительного комплекса на базе микропроцессора Эльбрус – 2S Студент : Петров Игорь, ФРТК, 613 группа Научный руководитель:
Организация обмена информацией Функции устройств магистрали.
Научный руководитель: Диденко А. Б. Студент: Прошкин Д. В. ФРТК 816 гр.
Реализация доступа к накопителям на жестких магнитных дисках в ВК Эльбрус-3S Кондрашин Александр Александрович, группа 212.
Модульная организация компьютера позволяет формировать нужную конфигурацию.
Разработка системного коммутатора для микропроцессора «MCST-4R» Выполнил: Студент 415 группы МФТИ Щербина Н.А. Научный руководитель: Черепанов С.А. Дипломная.
Периферийные устройства ЭВМ. ШИНЫ РАСШИРЕНИЯ Шина AGP AGP (от англ. Accelerated Graphics Port, ускоренный графический порт) специализированная 32- битная.
Транксрипт:

Студент: Перов Д.Ю., ФРТК, 816 группа Научный руководитель: д.т.н. Сахин Ю.Х.

» 8 универсальных ядер «Эльбрус» » Частота не менее 1 ГГц » 4 канала оперативной памяти DDR3 » 2 полноценных канала ввода-вывода с пропускной способностью 8 Гб/с в каждую сторону

маршрутизация и обработка запросов процессоров системы в пространство ввода-вывода (IO- операции); реализация функции DMA- канала для обеспечения доступа внешних устройств к оперативной памяти системы (DMA-операции); маршрутизация сообщений о прерываниях между контроллером внешних прерываний IOAPIC (расположен в КПИ) и APICами кластера.

2 системных коммутатора Новый интерфейс с каналами ввода-вывода: 2 полноценных канала, основанных на физическом уровне PCI Express 2.0, пропускная способность – 8 Гб/с в каждую сторону Проблема пересылки сообщений о прерываниях (сообщений APIC) Новые требования:

» Проблема: Конфликт при распределении общих ресурсов канала ввода-вывода между IO-запросами и сообщениями APIC » Решение: использование механизма виртуальных каналов, предусматриваемого стандартом PCI Express 2.0

Разработка контроллера ввода-вывода для микропроцессора «Эльбрус – 4С+»

» Виртуальный канал 0 (VC0) – канал запросов и ответов в/из IO-линк 0 и конфигурационные регистры; » Виртуальный канал 1 (VC1) – канал запросов и ответов в/из IO-линк 1; » Виртуальный канал 2 (VC2) – канал передачи сообщений APIC.

» Запросы в конфигурационные регистры SIC, расположенные в IO Box, конфигурационные регистры устройств IO Box (APIC, IOCC0, IOCC1) и конфигурационные регистры устройств HC; » Запросы в пространство ввода-вывода

Отправление запроса Ожидание ответа Отправление данных чтения в URCE для запросов по чтению Отправление сообщенияосвободи регистр в SC для запросов по записи

Запросы 32 и 64 байта 64-байтовые запросы выполняются редко Для того, чтобы избежать избыточности, ширина буфера данных – 32 байта 64-байтовый запрос занимает 2 позиции

Транзакции в канал ввода-вывода – от 1 до 16-ти 4-байтовых слов В соответствии со стандартом PCI Express 2.0 в линк отправляется маска только на первое и последнее 4-байтовое слово транзакции Определяется, какие слова реально пишутся Если маска несплошная только для крайних слов, можно отправить запрос за одну транзакцию

» Разработано Verilog-описание устройства, обеспечивающего эффективное взаимодействие процессоров с двумя каналами ввода-вывода и контроллером прерываний APIC » Устройство проходит автономное тестирование