Масштабирование, микроминиатюризация и физические ограничения в полупроводниковой микроэлектронике

Эволюция базовых элементов кремниевых интегральных схем

МОП транзистор Схема МОП транзистора

КМОП транзистор Технология производства комплементарных МОП транзисторов заключается в формировании n- и p- канальных транзисторов на одном кристалле Затвор (поликристаллический кремний) SiO 2 Al

КМОП транзистор Инвертор на основе КМОП транзистора Топология КМОП инвертора

КМОП транзистор Металлические межэлементные соединения уровня M1 Контакты

Поперечный разрез КМОП ИМС. На рисунке показаны пять соединительных металлических слоев, связывающих между собой элементы схемы. КМОП СБИС Слой M5 (толщина 1900 нм) Уровень базового матричного кристалла Слой M4 (толщина 1325 нм) Слой M3 (толщина 900 нм) Слой M2 (толщина 900 нм) Уровень логических элементов Слой M1 (толщина 480 нм) Транзисторный уровень

Масштабирование МОП ИМС Длина канала L 1/α М Ширина канала Z 1/α М Толщина оксида d ox 1/α М Глубина p-n перехода h j 1/α М Концентрация примеси N пр αМαМαМαМ Напряжение питания U DD 1/α М Параметры МОПТ Коэффициент масштабирования

Результат масштабирования Коэффициент масштабирования Электрическое поле в оксиде E ox 1 Ширина ОПЗ L oj 1/α М Емкость затвора C ox 1/α М Задержка сигнала t зр 1/α М Мощность постоянного тока P стат 1/α 2 М Динамическая мощность P дин 1/α 2 М Фактор качества F=Pt зр 1/α 2 М Площадь затвора A зат 1/α 2 М Плотность тока J αМαМαМαМ Плотность мощности P/A 1 Сопротивление межсоединений r αМαМαМαМ Постоянная времени межсоединений rC 1 Падение напряжения на линии 1

Обобщенный размер для проектирования топологии 2 λ λ =2,5 δ 2 λ δ - предельное разрешение литографии

Топология контактной маски

Масштабирование биполярных транзисторов Зависимость вероятности отказа транзистора (p 1 ) и чипа (p CHIP ) от размера эмиттера при отказе каждого 2-го, 4-го, 8-го, 16-го и одного разряда в чипе ИМС Значительное уменьшение размеров биполярных транзисторов невозможно

Длина канала L, мкм 663,52 N -1 Поперечная диффузия L D, мкм 1,41,40,60,4 N -1 Глубина p-n переходов x, мкм 2,02,00,80,8 N -1 Толщина затворного окисла d ox, мкм 0,120,120,070,04 N -1 Напряжение питания V пит, В N -1 Минимальная задержка вентиля τ, нс ,5 N -1 Мощность на вентиль P, м Вт 1,5110,4 N -2 Произведение быстродействия на мощность, п Дж 18410,2 N -3 Эволюция размеров и микроминиатюризация параметров МДП-приборов Параметр прибора n-МОП с обогащен- ной нагрузкой 1972 n-МОП с обеднен- ной нагрузкой 1976 Высоко- качест- венный МОП 1979 МОП 1980 Коэффи- циент изменения

мкм 108 kHz мкм 200 kHz мкм 2 MHz мкм 5-10 MHz ,5 мкм 6-12,5 MHz ,5-1 мкм MHz 486DX ,6 мкм MHz Pentium ,8-0,35 мкм MHz Pentium II ,35-0,25 мкм MHz Pentium III ,25-0,13 мкм MHz Pentium ,18-0,13 мкм >1400 MHz Микроминиатюризация процессоров Intel Модель Год выпуска ТранзисторыТактовая частота Тех.процесс

Микроминиатюризация процессоров Intel

Физические ограничения микроминиатюризации Минимальная величина одного элемента, 0,03 нм Статистические флуктуации легирования подложки, разрешение фоторезиста, космические лучи и радиоактивность, конечная ширина p-n перехода Толщина подзатворного диэлектрика, 2,3 нм Туннельные токи через диэлектрик Минимальное напряжение питания 0,025 В Тепловой потенциал kT/q Минимальная плотность тока, А/см 2 Дискретность заряда электрона, флуктуации встроенного заряда Минимальная мощность, Вт/элемент при f=1 к Гц Шумы, тепловая энергия, диэлектрическая постоянная Предельное быстродействие, 0,03 нс Скорость света Параметр Физическое ограничение

Максимальное напряжение питания Пробой подзатворного диэлектрика, смыкания областей истока и стока Максимальное легирование подложки Туннельный пробой p-n перехода стока Максимальная плотность тока Электромиграция, падения напряжения на паразитных сопротивлениях контактов Максимальная мощность Теплопроводность подложки и компонентов схемы Количество элементов на кристалл, 10 9 Совокупность всех ранее перечисленных ограничений Физические ограничения микроминиатюризации Параметр Физическое ограничение

Уменьшение длины канала 19930,500, ,350, ,250, ,180, ,130, ,100, ,070,03 Год Тех.процесс Длина затвора

Уменьшение размеров транзистора ,01 0, Длина канала, мкм

Уменьшение толщины подзатворного диэлектрика Важным параметром, ограничивающим уменьшение размеров подзатворного диэлектрика, является величина туннельного тока из затвора в канал транзистора Зависимость плотности тока через затвор от величины напряжения на затворе для различных толщин диэлектрика

Изменение толщины подзатворного диэлектрика Толщина диэлектрика, нм 5

Уменьшение толщины подзатворного диэлектрика Si 3 N 4 Небольшое преимущество по сравнению c SiO 2. На завершающей стадии. Ta 2 O 5 Необходим промежуточный слой SiO 2. Невозможность использования поликристаллического затвора. Идут исследования (S. Kamiyama). TiO 2 Необходим промежуточный слой SiO 2. Невозможность использования поликристаллического затвора. Идут исследования (S. A. Campbell). BST Необходим слой SiO 2. Невозможность использования поликристаллического затвора. Начаты исследования. Материал Комментарии Для создания сверхтонких слоев подзатворного диэлектрика (вплоть до 1 атома) при сохранении приемлемой величины тока утечки необходимо использовать материалы с более высокой величиной диэлектрической проницаемости

Уменьшение толщины подзатворного диэлектрика По мнению представителей корпорации Intel, существует теоретическая возможность создать работающий транзистор с толщиной подзатворного диэлектрика, равной размерам одного атома. 1,2 нм SiO 2 Транзистор, изготовленный Intel по технологии 90 нм

Возможные направления для дальнейшей миниатюризации и повышения быстродействия Уменьшение толщины подзатворного диэлектрика Уменьшение толщины подзатворного диэлектрика Наращивание областей истока/стока Наращивание областей истока/стока Технология «Кремний-на-изоляторе» (SOI) Технология «Кремний-на-изоляторе» (SOI) Транзистор с SiGe-каналом Транзистор с SiGe-каналом

Наращивание областей истока/стока (SDE – Source/Drain Extension) Наращивание областей истока и стока позволяет предотвратить деградацию характеристик полевого транзистора и уменьшает вероятность пробоя подзатворного диэлектрика.

Технология SOI (Кремний на изоляторе) Создание дополнительного слоя SiO 2 сокращает паразитные емкости, а следовательно, позволяет добиться более высокой скорости переключения транзистора.

МОП транзистор с SiGe каналом Применение SiGe канала увеличивает скоростные характеристики транзистора за счет более высокой подвижности дырок. Однако преимущество уменьшается при сокращении длины канала.

Транзисторы, созданные в лабораториях Intel Декабрь 2000Июнь 2001 Декабрь нм 20 нм 15 нм

Размеры современного МОП транзистора сравнимы с размерами молекулы ДНК Ген Поперечный размер – 10 нм МОП транзистор с длиной канала L=30 нм

Заключение К 2010 году следует рассчитывать на появление транзистора со следующими характеристиками: Размер транзистора: 0,03 мкм Длина затвора: 13 нм Рабочее напряжение: 0,6 – 0,75 В Частота переключения: до 2,6 ТГц