Организация ЭВМИУ61 III.Организация памяти ЭВМ Классификация памяти ЭВМ. Характеристики памяти. Методы организации доступа в запоминающие устройства. Состав, устройство и принцип действия основной памяти. Статические и динамические запоминающие устройства. Организация кэш-памяти. Постоянные запоминающие устройства (ПЗУ). Виртуальная память.

Организация ЭВМИУ62 Памятью ЭВМ называется совокупность устройств, служащих для запоминания, хранения и выдачи информации. Характеристики памяти ЭВМ: -Назначение. -Информационная емкость. -Информационная емкость читаемого слова. -Способ доступа. -Быстродействие. -Физический способ хранения информации.

Организация ЭВМИУ63 Классификация запоминающих устройств по способу доступа. - Адресные ЗУ Постоянные ЗУ, ПЗУ (ROM) ЗУ c произвольным доступом (RAM) - Ассоциативные ЗУ - Последовательные ЗУ Полностью ассоциативные ЗУ Ассоциативные ЗУ с прямым размещением Наборно-ассоциативные ЗУ FIFO LIFO Файловые Циклические

Организация ЭВМИУ64 Классификация запоминающих устройств по назначению.

Организация ЭВМИУ65 Обобщенная схема адресного ЗУ

Организация ЭВМИУ66 Обобщенная схема ассоциативного ЗУ

Организация ЭВМИУ67 Обобщенная схема последовательного ЗУ Стек (память типа LIFO)

Организация ЭВМИУ68 Буфер (память типа FIFO)

Организация ЭВМИУ69 Адресные запоминающие устройства Постоянные ЗУ, ПЗУ (ROM)ЗУ c произвольным доступом (RAM) Динамические ЗУПД (DRAM) Статические ЗУПД (SRAM)

Организация ЭВМИУ610 Организация запоминающих массивов адресных ЗУ Структура ЗМ типа 2D Количество выходов дешифратора равно количеству слов в памяти (2 n ) Структура применима только для малоразмерных ЗУ

Организация ЭВМИУ611 Структура ЗМ типа 3D Адрес делится на две части (двухкоординатная выборка). Количество выходов дешифраторов: 2 n/2 +2 n/2

Организация ЭВМИУ612 Структура ЗМ типа 2DM Мультиплексоры позволяют выбрать один из 2 n/2 разрядов каждом из запоминающих массивов - Размеры массивов близки к оптимальным. - Количество линий записи/считывания минимально.

Организация ЭВМИУ613 Расслоение памяти Блочное разделение адреса Циклическое разделение адреса Номер банка определяется младшей частью адреса Номер банка определяется старшей частью адреса.

Организация ЭВМИУ614 Блочно-циклическое разделение адреса Блочно-циклический способ обеспечивает возможность пакетной передачи и ускоряет доступ при кучности адресов Пример разделения адреса в SDRAM (PIII, P4) Банк [0] ЗМ [0]ЗМ [1] 04…04… 15…15… Банк [1] ЗМ [0]ЗМ [1] …37…

Организация ЭВМИУ615 Статические ЗУ с произвольной выборкой (SRAM) Запоминающая ячейка статической памяти

Организация ЭВМИУ616 Запоминающая ячейка с двухкоординатной выборкой Запоминающая ячейка двухпортовой выборкой

Организация ЭВМИУ617 Микросхема статической памяти

Организация ЭВМИУ618 Диаграмма работы статической памяти

Организация ЭВМИУ619 ПРИМЕР

Организация ЭВМИУ620 ПРИМЕР

Организация ЭВМИУ621 ПРИМЕР

Организация ЭВМИУ622 ПРИМЕР

Организация ЭВМИУ623 ПРИМЕР

Организация ЭВМИУ624 ПРИМЕР

Организация ЭВМИУ625 ПРИМЕР

Организация ЭВМИУ626 ПРИМЕР

Организация ЭВМИУ627 ПРИМЕР

Организация ЭВМИУ628 Динамические ЗУ с произвольной выборкой (DRAM) При выборке строки все Cз подключаются к линиям считывания. После считывания необходимо произвести обратную запись информации – регенерацию. Заряд до 10 5 – 10 6 электронов. DRAM для обращения по произвольным адресам DRAM, RLDRAM DRAM, оптимизированные для обращения по последовательным адресам: FPM DRAM, EDO DRAM, BEDO DRAM, SDRAM, DDR SDRAM, RDRAM

Организация ЭВМИУ629 Процесс считывания в DRAM

Организация ЭВМИУ630 Принцип действия усилителя-регенератора

Организация ЭВМИУ631 Контроллер динамической памяти

Организация ЭВМИУ632 Микросхема динамической памяти

Организация ЭВМИУ633 Функциональные возможности SDRAM памяти: - Многобанковая огранизация. - Командный режим работы. - Команды пакетного чтения/записи. - Использование чередования банков при последовательном увеличении адресов. - Команды пакетного чтения/записи с авторегенерацией. - Возможность осанова чтения/записи по режиму регенерации. - Возможность останова чтения/записи по новому запросу чтения/записи. - Управление маскированием шины данных по сигналу DQM. - Минимальное время (1 CLK) между последовательными командами. - Команда PrechargeAll. - CAS латентность 2 и 3 CLK. - Длина пакета 1,2 и 4 слова. - Команда саморегенерации. - Режим энергосбережения. Декодер Усилитель Буфер

Организация ЭВМИУ634 Диаграмма работы DRAM памяти t RCD – RAS to CAS Delay. t CAC – CAS Delay. t RP – RAS Precharge. Адрес строки Адрес столбца RAS CAS A D WE Адрес строки Адрес столбца Данные t RCD t CAC t RP ЧтениеЗапись

Организация ЭВМИУ635 Способы повышения производительности RAM - Синхронизация. - Конвейеризация. - Пакетный режим обмена. - Ускорение реверса шины. - Чередование банков при обращении по последовательным адресам. - Удвоение скорости. Регистр DDR

Организация ЭВМИУ636 Диаграмма работы FPM DRAM памяти

Организация ЭВМИУ637 Диаграмма работы BEDO DRAM памяти

Организация ЭВМИУ638 Диаграмма работы SDRAM памяти Формула памяти:

Организация ЭВМИУ639 Диаграмма работы DDR SDRAM памяти

Организация ЭВМИУ640 Сравнение EDO RAM, SDRAM, DDR SDRAM ПРИМЕР

Организация ЭВМИУ641 Сравнение DDR и DDR2 DDR память DDR2 память

Организация ЭВМИУ642 Сравнение DDR и DDR2: SDR SDRAM ПРИМЕР

Организация ЭВМИУ643 Сравнение DDR и DDR2: DDR SDRAM ПРИМЕР

Организация ЭВМИУ644 Сравнение DDR и DDR2: DDR2 SDRAM ПРИМЕР

Организация ЭВМИУ645 Диаграмма состояний УА DDR SDRAM

Организация ЭВМИУ646 Контроллер DDR/DDR2

Организация ЭВМИУ647 Отличие DDR и SDR DRAM

Организация ЭВМИУ648 CAS Latency (tCL) - задержка в тактах между подачей сигнала CAS и непосредственно выдачей данных из соответствующей ячейки. Одна из важнейших характеристик любого модуля памяти; RAS to CAS Delay (tRCD) - количество тактов шины памяти, которые должны пройти после подачи сигнала RAS до того, как можно будет подать сигнал CAS; Row Precharge (tRP) - время закрытия страницы памяти в пределах одного банка, тратящееся на его перезарядку; Activate to Precharge (tRAS) - время активности строба. Минимальное количество циклов между командой активации (RAS) и командой подзарядки (Precharge), которой заканчивается работа с этой строкой, или закрытия одного и того же банка. Тайминг памяти: tCL-tRCD-tRP-tRAS Примеры таймингов памяти DDR: ; Примеры таймингов памяти DDR2: , и

Организация ЭВМИУ649 Сравнение DDR SDRAM CL=2 и CL=3 ПРИМЕР

Организация ЭВМИУ650 Диаграмма состояний УА DDR SDRAM ПРИМЕР

Организация ЭВМИУ651 Команды DDR SDRAM ПРИМЕР

Организация ЭВМИУ652 ПРИМЕР

Организация ЭВМИУ653 ПРИМЕР

Организация ЭВМИУ654 ПРИМЕР

Организация ЭВМИУ655 ПРИМЕР

Организация ЭВМИУ656 ПРИМЕР

Организация ЭВМИУ657 ПРИМЕР

Организация ЭВМИУ658 ПРИМЕР

Организация ЭВМИУ659 ПРИМЕР

Организация ЭВМИУ660 ПРИМЕР

Организация ЭВМИУ661 ПРИМЕР

Организация ЭВМИУ662 ПРИМЕР

Организация ЭВМИУ663 ПРИМЕР

Организация ЭВМИУ664 Постоянные запоминающие устройства Преимущества ROM по сравнению RAM: -Аппаратная простота. - Высокая плотность размещения ЗЭ. - Энергонезависимость. - Большое быстродействие. МПЗУ (MROM) ППЗУ (PROM) РПЗУ-УФ (EPROM) ОПРПЗУ-УФ (EPROM-OTP) РПЗУ-ЭС (EEPROM) FLASH NVRAM FRAM MRAM

Организация ЭВМИУ665 Структура ПЗУ (ROM)

Организация ЭВМИУ666 МПЗУ ЗЭ на диодахЗЭ на МОП транзисторах ППЗУ ППЗУ с пережигаемым p- n переходом ППЗУ с плавкими перемычками

Организация ЭВМИУ667 РПЗУ-УФ, ОПРРПЗУ-УФ (EPROM, EPROM-OTP) РПЗУ-ЭС (EEPROM), FLASH

Организация ЭВМИУ668 NAND FLASH NOR FLASH Все транзисторы, кроме адресуемого, должны быть открыты. Если на плавающем затворе есть заряд, то транзистор не откроется и на линии бит будет высокий уровень. В противном случае сигнал будет низкого уровня. + Большая компактность - Меньшее быстродействие Линии слов невыбранных транзисторов находятся под низким потенциалом (транзисторы закрыты), на затворе выбранного транзистора высокий потенциал. Если на плавающем затворе выбранного транзистора есть заряд, то транзистор не откроется и на линии бит будет уровень лог. единицы. - Меньшая компактность + Большее быстродействие

Организация ЭВМИУ669 Накопитель на основе FLASH NAND FLASH HY27UV08AG5M Контроллер FLASH HUKE 163H ПРИМЕР

Организация ЭВМИУ670 Энергонезависимая память NVRAM (Non-Volatile Random Access Memory) – это оперативная память LPSRAM (Low Power SRAM – статическое ОЗУ с очень низким потреблением), сохраняющая данные независимо от наличия основного питания благодаря наличию встроенной литиевой батареи для резервного питания. Интегрированная схема контроля и переключения на резервный источник питания (супервизор и коммутатор литиевой батареи) гарантирует работоспособность памяти NVRAM и сохранение данных в течение десяти лет при полном отсутствии внешнего питания. ПЗУ типа NVRAM

Организация ЭВМИУ671 ПЗУ на основе сегнетоэлектрической пленки (FRAM) +Высокая скорость записи - Необходимость восстановления информации при доступе Основа запоминающего устройства FRAM это конденсатор, представляющий собой две пластины с тонким слоем ферроэлектрика между ними. Приложенный к обкладкам конденсатора потенциал поляризует ферроэлектрик. Направление поляризации представляет собой двоичную информацию, хранящуюся в ячейке. При повторном приложении потенциала заряд, затрачиваемый на реполяризацию, будет зависеть от того, совпадает направление электрического поля с тем, которое поляризовало ферроэлектрик в прошлый раз, или нет. Если направление поля не совпадает, то на изменение поляризации потребуется значительный дополнительный заряд. Таким образом, если при повторном наложении потенциала наблюдается электрический ток, то направление не совпадает с предыдущим. По наличию или отсутствию тока перезаряда можно судить о содержимом ячейки. ПРИМЕР

Организация ЭВМИУ672 Магниторезистивные ПЗУ (MRAM) -+Сверхвысокое быстродействие (до 2-3 нс) +Низкое энергопотребление +Неограниченное количество циклов чт/зп Проводимость магниторезистивного слоя зависит от магнитного поля, в которое он помещен. Внутри запоминающего элемента MRAM сопротивление находящегося в нем магниторезистивного материала будет определяться ориентацией магнитных моментов ферромагнитных слоев. В одном из магнитных слоев домены фиксированы в одном направлении. В другом слое они в ответ на воздействие внешнего поля могут быть развернуты в противоположном направлении. В результате они могут быть либо параллельны, либо антипараллельны элементам фиксированного слоя. Эти два состояния запоминают «1» или «0». ПРИМЕР

Организация ЭВМИУ673 ПРИМЕР

Организация ЭВМИУ674 ПРИМЕР

Организация ЭВМИУ675 ПРИМЕР

Организация ЭВМИУ676 ПРИМЕР

Организация ЭВМИУ677 ПРИМЕР

Организация ЭВМИУ678 ПРИМЕР

Организация ЭВМИУ679 ПРИМЕР

Организация ЭВМИУ680 ПРИМЕР

Организация ЭВМИУ681 ПРИМЕР

Организация ЭВМИУ682 ПРИМЕР

Организация ЭВМИУ683 ПРИМЕР

Организация ЭВМИУ684 ПРИМЕР

Организация ЭВМИУ685 ПРИМЕР

Организация ЭВМИУ686 ПРИМЕР

Организация ЭВМИУ687 Принципы построения кэш-памяти Кэш-память – ассоциативное ЗУ, позволяющее сгладить разрыв в производительности процессора и оперативной памяти. Выборка из кэш-памяти осуществляется по физическому адресу ОП. Эффективность кэш-памяти зависит от: - Емкости кэш-памяти. - Размера строки. - Способа отображения ОП в кэш. - Алгоритма замещения информации в кэш. - Алгоритма согласования ОП и кэш. - Числа уровней кэш.

Организация ЭВМИУ688 Емкость кэш-памятиРазмер линейки Способы отображения ОП в кэш: - Произвольная загрузка. - Прямое размещение. - Наборно-ассоциативный способ отображения.

Организация ЭВМИУ689 Произвольная загрузка (Fully associated cache memory, FACM). Адрес строки FACM определяется из условия формирования наиболее представительной выборки

Организация ЭВМИУ690 Прямое размещение. Адрес строки однозначно определяется по тегу (i = t mod k). … 0 K-1

Организация ЭВМИУ691 Наборно-ассоциативная кэш-память (Set associated cache memory)

Организация ЭВМИУ692 Алгоритмы замещения - Замещение немодифицированных данных. - Рандомизированный алгоритм. - Замещение наименее используемого (Least Recently Used, LRU) -Метод сквозной записи (Write True). -Метод сквозной записи с буферизацией (Write Combining). -Метод обратной записи (Write Back). Согласование ОП и кэш Протокол MESI Modified - Признак несогласованных данных. Exclusive - Признак согласованных данных. Shared - Признак согласованных данных в ВС. Invalid - Признак отсутствия данных. * -

Организация ЭВМИУ693 Разделение кэш-памяти -Кэш L1 дублирует L2 (inclusive). -Кэш L1 дополняет L2 (exclusive). Доступ к массивам данным по случайным адресам L1D 2^13 байт L2D 2^21 байт

Организация ЭВМИУ694 Виртуальная память Механизм виртуализации адресного пространства позволяет: -Увеличить объем адресуемой памяти. -Использовать физическую память различного объема. -Возложить на аппаратную составляющую механизмы доступа к ВЗУ -Сгладить разрыв в производительности ОП и ВЗУ. -Ускоряет доступ к данным по последовательным адресам. -Способствует реализации защиты памяти. Виртуальные системы строятся по трем принципам: -Системы с блоками различного размера (сегментная организация). -Системы с блоками одинакового размера (страничная организация). -Смешанные системы (сегментно-страничная организация).

Организация ЭВМИУ695 Страничная организация Программа отображается в память равными блоками – страницами. Преобразование логического адреса в физический осуществляется с помощью таблицы страниц. Преобразование логического адреса в физический реализуется в устройстве управления памятью (Memory Manage Unit), который определяет, находится ли страница в физической памяти (попадение).

Организация ЭВМИУ696 Схема страничного преобразования V - признак присутствия страницы в физ. памяти. R - признак использования страницы. M - признак модификации. A - признак права доступа.

Организация ЭВМИУ697 Сегментная организация Программа отображается в память блоками различного размера – сегментами. Преобразование логического адреса в физический осуществляется с помощью таблицы сегментов.

Организация ЭВМИУ698 Сегментно-страничная организация памяти Программа отображается в память блоками различного размера – сегментами, каждый из которых целое число страниц. Преобразование логического адреса в физический осуществляется с помощью таблицы сегментов и таблицы страниц сегмента.

Организация ЭВМИУ699 Исследование расслоения динамической памяти. Код профилируемой программы на языке C. // ВЫДЕЛЕНИЕ ПАМЯТИ p = (int*)_malloc64(Param_[3]);// АДРЕС КРАТЕН 64 for (int pg_size = Param_[2]; pg_size

Организация ЭВМИУ6100 Сравнение эффективности ссылочных и векторных структур

Организация ЭВМИУ6101 Исследование эффективности предвыборки в TLB

Организация ЭВМИУ6102 Использование оптимизирующих структур данных

Организация ЭВМИУ6103 Конфликты в кэш-памяти