Комбинационные схемы и элементы памяти Лямин Андрей Владимирович

Логические элементы Логическим элементом называется устройство с n входами и одним выходом. На каждый вход может подаваться только два сигнала "0" или "1" и при каждом наборе сигналов на входах на выходе возникает один из сигналов "0" или "1". Сигнал на выходе логического элемента однозначно определяется набором сигналов на его входах.

Графические обозначения x1x1 x2x2 x1· x2x1· x2 & x 1 + x 2 1 x1x1 x1x1 x2x2 & x1x1 x2x2 1 x1x1 x2x2 =1 x1x1 x2x2

Одноразрядный полусумматор A B HS S CO

Пример реализации A B =1 S CO &

Одноразрядный полный сумматор A B SM S CO CI

Пример реализации A B НSНS CI НSНS S CO 1

Двоичный сумматор A0...A7A0...A7 S0...S7S0...S7 B0...B7B0...B7 CICO SM

Пример реализации A0A0 B0B0 S0S0 CI A1A1 B1B1 S1S1 SM

Операция вычитания SM A0A0 A7A7 B0B0 B7B7 S0S0 S7S7 CI CO ID0D0 D7D7 C Q0Q0 Q7Q7 C A B S

Инвертор =1 D0D0 D1D1 D7D7 C Q0Q0 Q1Q1 Q7Q7 I D0D0 D7D7 C Q0Q0 Q7Q7

RS-триггер RSQ Хранение 11Запрещен о T S R Q

Реализация RS-триггера 1 1 R S Q

D-триггер DCQ Q 10Q T D C Q

Реализация D-триггера 1 1 & & C D Q

D-триггер с тремя входами 1 1 & & C D R T D C Q R

D-триггер со срабатыванием по фронту DCQ Х0Q Х1Q T D C Q

Реализация D-триггера со срабатыванием по фронту 1 1 & & 1 1 & & D C Q

Регистр RG D0D0 D7D7 C Q0Q0 Q7Q7 T D C Q0Q0 T D C Q7Q7 D0D0 D7D7

Генератор U вых U пит t u

Генератор U вых U пит U вх

Счетчик T D C Q0Q0 T D C Q1Q1 T D C Q2Q2 T D C Q3Q3 C C Q0Q0 Q1Q1 Q2Q2 Q3Q3

CTR C R Q0Q0 Q7Q7

Мультиплексор & & D2 D1 1 Q A

Мультиплексор MUXMUX D1 0 A Q0Q0 Q7Q7 D1 7 D2 0 D2 7

Демультиплексор & & D Q1 A Q2

Демультиплексор DX D0D0 A Q1 0 Q1 7 D7D7 Q2 0 Q2 7

Шифратор Q0Q0 D2 1 1 D1 D3 Q1Q1 CD D0 D9 Q0Q0 Q3Q3

Дешифратор D0D0 Q1 Q2 & & & Q3 D1D1 DC D0D0 D3D3 Q0 Q9