Анализ эффективности комплексного использования схемотехнических методов снижения энергопотребления сложно-функциональных блоков цифровых СБИС Лобанова Анна Юрьевна, НИУ «МИЭТ»

2 University Содержание Тенденции роста рассеиваемой мощности Классификация блоков микропроцессоров и критерии критичности Методы уменьшения мощности. Метод стробирования синхросигнала Метод введения изоляционных элементов Метод оптимизации набора элементов и их подключения Применение библиотек с различными пороговыми напряжениями Комбинации методов Алгоритм нахождения оптимальной комбинации методов для блока, критичного по параметру занимаемой площади Алгоритм нахождения оптимальной комбинации методов для блока, критичного по параметру быстродействия Заключение

3 University Тенденции роста рассеиваемой мощности Мощность процессоров компании «Intel» Тенденции роста значения рассеиваемой мощности с уменьшением проектных норм

4 University 1)Некритичные по быстродействию, критичные по занимаемой площади; ( GPS коррелятор MCC, порт SpaceWire) 2)Критичные по быстродействию, некритичные по занимаемой площади; (межблочный интеллектуальный коммутатор AXI_Interсоnnect, порт внешней памяти MPORT) 3)Критичные и по быстродействию, и по занимаемой площади; (Сопроцессор цифровой обработки сигналов DSP, многофункциональный буферизованный последовательный порт MFBSP)\ 4)Некритичные и по быстродействию, и по занимаемой площади. универсальный асинхронный последовательный порт UART, порт видео ввода/вывода) Классификация блоков микропроцессора

5 University Критерии критичности - по быстродействию: T критической цепи > T периода синхросигнала - по площади: 1) из топологических требований по размещению 2) из условия, что A лог.синт. = 0.7 А топол.

6 University Метод стробирования синхросигнала (clock gating) if(co) out

7 University Занимаемая площадь: + Быстродействие: +/= Метод введения изоляционных элементов (Operand Isolation)

8 University Занимаемая площадь: +/- Быстродействие: +/- Метод оптимизации набора элементов и их подключения (gate level optimization)

9 University Применение библиотек элементов с различным пороговым напряжением (multi-Vth) Занимаемая площадь: =/- Быстродействие: +/-

10 University Комбинации методов 1)Базовый проект; 2)Clock Gating; 3)Operand Isolation; 4)Gate Level Optimization; 5)Clock Gating и Operand Isolation; 6)Clock Gating и Gate Level Optimization; 7)Operand Isolation и Gate Level Optimization; 8)Clock Gating, Operand Isolation и Gate Level Optimization. Используемые средства проектирования: Design Compiler, Power Compiler, Prime Power от Synopsys

11 University Алгоритм нахождения оптимальной комбинации методов для блока, критичного по параметру занимаемой площади

12 University Алгоритм нахождения оптимальной комбинации методов для блока, критичного по параметру быстродействия (90нм и ниже)

13 University Динамическая мощность, задержка на критическом пути, занимаемая площадь блока MPORT (250нм) 1)Некритичный по быстродействию, критичный по площади

14 University Динамическая мощность, задержка на критическом пути, занимаемая площадь блока MPORT (250нм) 2)Критичный по быстродействию, некритичный по площади 3)Критичный по быстродействию, критичный по площади

15 University Мощность, задержка на критическом пути, занимаемая площадь блока MPORT ( 90нм ) 1)Некритичный по быстродействию, критичный по площади

16 University Мощность, задержка на критическом пути, занимаемая площадь блока MPORT (90нм) 2)Критичный по быстродействию, некритичный по площади 3)Критичный по быстродействию, критичный по площади

17 University Заключение 1)Проведен анализ и предложена классификация блоков микропроцессора по параметру критичности быстродействия и занимаемой площади. 2)Рассмотрено влияние методов clock gating, operand isolation, gate level optimization, multi- Vth на основные параметры блоков микропроцессора. 3)Разработаны методики и алгоритмы поиска оптимальной комбинации методов для разных видов блоков на различных проектных нормах.