Тема 9 Тема 9 Шифраторы и дешифраторы Сумматоры и полусумматоры

Шифраторы, дешифраторы и преобразователи кодов Шифратор это комбинационное устройство, преобразующее десятичные числа в двоичную систему счисления, причем каждому входу может быть поставлено в соответствие десятичное число, а набор выходных логических сигналов соответствует определенному двоичному коду.

Шифратор иногда называют «кодером» (от англ. coder) и используют, например, для перевода десятичных чисел, набранных на клавиатуре кнопочного пульта управления, в двоичные числа. Шифратор иногда называют «кодером» (от англ. coder) и используют, например, для перевода десятичных чисел, набранных на клавиатуре кнопочного пульта управления, в двоичные числа.

Если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется полным, если не все, то неполным.

Число входов и выходов в полном шифраторе связано соотношением n = 2 m, где n число входов, m число выходов. Так, для преобразования кода кнопочного пульта в четырехразрядное двоичное число достаточно использовать лишь 10 входов, в то время как полное число возможных входов будет равно 16 (n = 2 4 = 16), поэтому шифратор 10x4 (из 10 в 4) будет неполным. Число входов и выходов в полном шифраторе связано соотношением n = 2 m, где n число входов, m число выходов. Так, для преобразования кода кнопочного пульта в четырехразрядное двоичное число достаточно использовать лишь 10 входов, в то время как полное число возможных входов будет равно 16 (n = 2 4 = 16), поэтому шифратор 10x4 (из 10 в 4) будет неполным.

Рассмотрим пример построения шифратора для преобразования десятиразрядного единичного кода (десятичных чисел от 0 до 9) в двоичный код.

При этом предполагается, что сигнал, соответствующий логической единице, в каждый момент времени подается только на один вход. Условное обозначение такого шифратора и таблица соответствия кода приведены на рис Используя данную таблицу соответствия, запишем логические выражения, включая в логическую сумму те входные переменные, которые соответствуют единице некоторой выходной переменной. Так, на выходе у, будет логическая «1»тогда, когда логическая «1» будет или на входе X 1, или Х 3, или Х 5, или Х 7, или X 9, т. е. У1 = X1 + Х3 + Х5 + Х7 + X9. Аналогично получаем У2 = X2 + X3 + X6 + X7 У3 = X4 + X5 + X6 + Х7, у4 = Х8+ Х9. При этом предполагается, что сигнал, соответствующий логической единице, в каждый момент времени подается только на один вход. Условное обозначение такого шифратора и таблица соответствия кода приведены на рис Используя данную таблицу соответствия, запишем логические выражения, включая в логическую сумму те входные переменные, которые соответствуют единице некоторой выходной переменной. Так, на выходе у, будет логическая «1»тогда, когда логическая «1» будет или на входе X 1, или Х 3, или Х 5, или Х 7, или X 9, т. е. У1 = X1 + Х3 + Х5 + Х7 + X9. Аналогично получаем У2 = X2 + X3 + X6 + X7 У3 = X4 + X5 + X6 + Х7, у4 = Х8+ Х9.

Представим на рис. 9.1 схему такого шифратора, используя элементы ИЛИ. Рисунок 9.1

Рисунок 9.2 На практике часто используют шифратор с приоритетом. В таких шифраторах код двоичного числа соответствует наивысшему номеру входа, на который подан сигнал «1», т. е. на приоритетный шифратор допускается подавать сигналы на несколько входов, а он выставляет на выходе код числа, соответствующего старшему входу.

Рассмотрим в качестве примера (рис. 9.3) шифратор с приоритетом (приоритетный шифратор) К555ИВЗ серии микросхем К555 (ТТЛШ). Рисунок 9.3

Шифратор имеет 9 инверсных входов, обозначенных через PR1,..., РР9. Аббревиатура PR обозначает «приоритет». Шифратор имеет четыре инверсных выхода В1,..., В8. Аббревиатура В означает «шина» (от англ. bus). Цифры определяют значение активного уровня (нуля) в соответствующем разряде двоичного числа. Например, В8 обозначает, что ноль на этом выходе соответствует числу 8. Очевидно, что это неполный шифратор. Шифратор имеет 9 инверсных входов, обозначенных через PR1,..., РР9. Аббревиатура PR обозначает «приоритет». Шифратор имеет четыре инверсных выхода В1,..., В8. Аббревиатура В означает «шина» (от англ. bus). Цифры определяют значение активного уровня (нуля) в соответствующем разряде двоичного числа. Например, В8 обозначает, что ноль на этом выходе соответствует числу 8. Очевидно, что это неполный шифратор.

Если на всех входах логическая единица, то на всех выходах также логическая единица, что соответствует числу 0 в так называемом инверсном коде (1111). Если хотя бы на одном входе имеется логический ноль, то состояние выходных сигналов определяется наибольшим номером входа, на котором имеется логический ноль, и не зависит от сигналов на входах, имеющих меньший номер.

Например, если на входе PR1 логический ноль, а на всех остальных входах логическая единица, то на выходах имеются следующие сигналы: В1 - О, В2 -1, В4 -1, В8 -1, что соответствует числу 1 в инверсном коде (1110). Например, если на входе PR1 логический ноль, а на всех остальных входах логическая единица, то на выходах имеются следующие сигналы: В1 - О, В2 -1, В4 -1, В8 -1, что соответствует числу 1 в инверсном коде (1110).

Если на входе PR9 логический ноль, то независимо от других входных сигналов на выходах имеются следующие сигналы: В1 0, В2-1, В4-1,.В8-0, что соответствует числу 9 в инверсном коде (0110).

Основное назначение шифратора преобразование номера источника сигнала в код (например, номера нажатой кнопки некоторой клавиатуры). Основное назначение шифратора преобразование номера источника сигнала в код (например, номера нажатой кнопки некоторой клавиатуры).

Для получения шифраторов с большим числом входов, т. е. наращивания размерности шифратора, объединяют микросхемы шифраторов с дополнительными выводами.

Так микросхема К555ИВ1 (рис. 9.4) представляет собой приоритетный шифратор 8 х 3, т. е. имеет 8 инверсных входов и 3 инверсных выхода. Помимо этого она имеет вход разрешения EI, выход переноса Е0 и выход G, определяющий признак входного информационного сигнала. Рисунок 9.4

Если на всех информационных входах логическая 1, то при подаче на вход E1 логического 0, на выходах 124 и G будут такие логические 1, а на выходе переноса ЕО логический 0.

Если активизировать один из информационных входов (подать на него логический 0), то на выходах 124 появится инверсный код, соответствующий номеру активизированного входа, на входе G логический 0, являющийся признаком подачи входного сигнала, а на выходе ЕО логическая 1. Если активизировать один из информационных входов (подать на него логический 0), то на выходах 124 появится инверсный код, соответствующий номеру активизированного входа, на входе G логический 0, являющийся признаком подачи входного сигнала, а на выходе ЕО логическая 1.

Если же микросхема не активизирована, т. е. на вход разрешения Е1 подана логическая 1, то на всех выходах микросхемы также будет логическая 1 независимо от того, что будет подано на информационные входы.

Дешифратором называется комбинационное устройство, преобразующее n-разрядный двоичный код в логический сигнал, появляющийся на том выходе, десятичный номер которого соответствует двоичному коду.

Число входов и выходов в так называемом полном дешифраторе связано соотношением m = 2 n, где n число входов, а т число выходов. Если в работе дешифратора используется неполное число выходов, то такой дешифратор называется неполным. Так, например, дешифратор, имеющий 4 входа и 16 выходов, будет полным, а если бы выходов было только 10, то он являлся бы неполным. Обратимся для примера к дешифратору К555ИД6 серии К555 (рис. 9.5).

Дешифратор имеет 4 прямых входа, обозначенных через А1,..., A8. Аббревиатура А обозначает «адрес» (от англ. address). Указанные входы называют адресными. Цифры определяют значения активного уровня (единицы) в соответствующем разряде двоичного числа. Рисунок 9.5

Дешифратор имеет 10 инверсных выходов У0,..., У9. Цифры определяют десятичное число, соответствующее заданному двоичному числу на входах. Очевидно, что этот дешифратор неполный. Значение активного уровня (нуля) имеет тот выход, номер которого равен десятичному числу, определяемому двоичным числом на входе.

Например, если на всех входах логические нули, то на выходе У0 логический ноль, а на остальных выходах логическая единица. Например, если на всех входах логические нули, то на выходе У0 логический ноль, а на остальных выходах логическая единица.

Если на входе А2 логическая единица, а на остальных входах логический ноль, то на выходе Y2 логический ноль, а на остальных выходах логическая единица. Если на входе А2 логическая единица, а на остальных входах логический ноль, то на выходе Y2 логический ноль, а на остальных выходах логическая единица.

Если на входе двоичное число, превышающее 9 (например, на всех входах единицы, что соответствует двоичному числу 1111 и десятичному числу 15), то на всех выходах логическая единица. Если на входе двоичное число, превышающее 9 (например, на всех входах единицы, что соответствует двоичному числу 1111 и десятичному числу 15), то на всех выходах логическая единица.

Помимо информационных имеется один или более входов, называемых входами разрешения, или адресными входами. Так, микросхема КР531ИД14 представляет собой два дешифратора 2 х 4, т. е. каждый дешифратор имеет два информационных входа и четыре инверсных выхода, а также инверсный вход разрешения (рис. 9.6). Рисунок 9.6

Сумматоры и полусумматоры Сумматоры и полусумматоры

Сумматоры Сумматоры Сумматор – устройство, осуществляющее операцию сложения двоичных кодов по правилам: 0+0 = 0, 0+1 = 1, 1+0 = 1, 1+1 = 0 и 1- перенос Сумматор – устройство, осуществляющее операцию сложения двоичных кодов по правилам: 0+0 = 0, 0+1 = 1, 1+0 = 1, 1+1 = 0 и 1- перенос

Для сложения младших разрядов кода применяется полусумматор. Для сложения младших разрядов кода применяется полусумматор. Рисунок 9.7

Во всех последующих разрядах может появиться перенос из предыдущих разрядов, который должен быть учтен. Его работа описывается таблицей 6. Здесь Cn – предыдущий перенос, Cn+1 – последующий перенос Таблица 1 реализуется в виде более сложной комбинации логических элементов, которые образуют полный сумматор, содержащий 3 входа и 2 выхода. Таблица 1 Алгоритм суммирования