Абдуразаков М., 713 группа МФТИ Научный руководитель : Черепанов С. А.

Недостатки контроллера в модуле МЦСТ-4R Искажения сигнала frame вызывают критические ситуации, не покрытые CRC Буфер повтора с таймером удаляет пакеты раньше получения вторичного запроса на повтор Наличие Sequence Number удлиняет пакет и сокращает пропускную способность Store&Forward Flow Control – полная промежуточная буферизация пакетов при получении увеличивает задержки

Постановка задачи Спроектировать контроллер, удовлетворяющий следующим требованиям : Отсутствие сигнала frame Более совершенная схема восстановления Исключение Sequence Number из структуры пакета Уменьшение задержек Совместимость с предыдущими реализациями МЦСТ -4 R

Соответствие МЦСТ - 4R Постановка задачи маршрутный физический Пакеты 4 типов 23 бит 57 бит 80 бит 539 бит Параллельная передача 36 битных фитов канальный Разработка нового контроллера канального уровня удовлетворяющего поставленным требованиям Функции: Прием и передача Преобразование единиц данных Управление потоком Обеспечение надежности передачи VC 0 VC 1, VC 2 VC 3 Сетевые уровни

Store&Forward Cut-through Уменьшение задержек Протокол контроллера Общий принцип передачи пакетов Разбиение больших пакетов на части с возможностью сквозной пересылки частей пакета приемнику без предварительной буферизации пакета в целом

Кредитование Подтверждения получения данных Sequence Number, не передаваемый с каждым флитом Повторная отправка сообщений при ошибке CRC для детектирования ошибок Протокол контроллера Процедуры управления потоком

Протокол контроллера Флиты 72 бита : Типы пакетов Кредиты TypePayloadCrdACKCRC 3 бита 60 бит3 бита1 бит5 бит TypeOpcode Сервисный пакет000 VC0001 VC1010 VC2011 VC3 DPKT SH короткие данные100 VC3 DPKT L длинные данные101 Резерв110 Резерв111 CrdOpcode NOP VC VC VC VC3 DPKT SH VC3 DPKT L VC VC0111 Формат протокольных единиц данных

Распределение пакетов по 60 битам в payload 9 23 битные по битные по 1 80 битные в битные в 9 Протокол контроллера Формат протокольных единиц данных

Структура контроллера Физический уровень Буферы Round Robin арбитр Управление потоком CRC коммутатор Буферы CRC коммутатор

Структура контроллера Кодирование флита Повтор Управление потоком Управление повтором Флит управления потоком Отправить флит управления потоком Декодирование флита Физический уровень буферы

Схема восстановления Флит CRC Логика восстановления и буфер

Схема восстановления Истек таймер ожидания Получен LRACK LRREQ отправлен Ошибка Нормальное Надо отправи ть LRREQ Ожида ние LRACK Состояния приемника Из буфера все передано LRACK отправлен Принят LRREQ Нормальное Надо отправить LRACK Передача из буфера Состояния передатчика

Типы контрольных флитов ТипTypeOpcodePayloadCrdACK CRC Пустой Пусто00 Носитель0100Кредиты00/1 LRREQ0001SeqNum00 LRACK0010Пусто00

Распределение задержек на модельной нагрузке для разных типов пакетов

Результаты Разработано Verilog- описание нового контроллера обеспечивающего Отсутствие сигнала frame – флиты одного размера Эффективная схема восстановления – обеспечение полной защиты всем данным Отсутствие Sequence Number в каждом флите – увеличение пропускной способности Применение Cut - through вместо Store & Forward – уменьшение задержек Проведены тесты, подтверждающие работоспособность Измерены задержки в тестах на модели нагрузки Площадь синтезированного контроллера 0,25 мм 2

СПАСИБО !