Учитель информатики МОУ "СОШ 10 Кувшинова М.А.

2 Логические операции «И», «ИЛИ», «НЕ» лежат в основе работы преобразователей информации любого компьютера американский математик, доказал применимость булевой алгебры в теории контактных и релейно- контактных схем (в 1938 году) Клод Шеннон (1916 г.) (1916 г.)

3 Логический элемент « И », преобразует входные сигналы и выдает результат логического умножения & 1 0 0

4 Логический элемент « ИЛИ », преобразует входные сигналы и выдает результат логического сложения. Логический элемент « ИЛИ », преобразует входные сигналы и выдает результат логического сложения. V 1 1 0

5 Логический элемент « НЕ ». Преобразует входной сигнал и выдает результат логического отрицания. 1 10

6 A & B v B Функциональная схема логического устройства Структурная формула ЛУ & А В V 1 F1 F2 F3 Зная функциональную схему, можно составить структурную формулу данного ЛУ. Анализируя структурную формулу, можно создать функциональную схему и понять, как работает данное ЛУ.

7 Какие логические операции лежат в основе преобразователей информации в ПК? Какие логические операции лежат в основе преобразователей информации в ПК? Как называются логические элементы ПК? Как называются логические элементы ПК? Что такое структурная формула? Что такое структурная формула? Что можно увидеть на функциональной схеме? Что можно увидеть на функциональной схеме? Какие устройства ПК построены на логических элементах? Какие устройства ПК построены на логических элементах? Какие основные операции выполняет центральный процессор? Какие основные операции выполняет центральный процессор? Как «работает» память ПК? Как «работает» память ПК? Не знаете? тогда идем дальше!

8 Так как все многообразие операций в ПК сводится к сложению двоичных чисел, то главной частью процессора (АЛУ) является сумматор. Рассмотрим сложение одноразрядных двоичных чисел:СлагаемыеПереносСуммаАВРS

9 S=(А v B) & (A & B) СлагаемыеПереносСуммаАВРS P = A & BАB1234 A V B A & B NOT(2) 1 & Докажем это, построив таблицу истинности для данного ЛВ

10 S=(А v B) & (A & B) P = A & B Теперь, на основе полученных логических выражений, можно построить схему данного устройства & V 1 & P S Данная схема называется полусумматором, так как суммирует одноразрядные двоичные числа без учета переноса из младшего разряда. A B

11 Многоразрядный сумматор процессора состоит из полных одноразрядных сумматоров, причем выход (перенос) сумматора младшего разряда подключен ко входу сумматора старшего разряда.Слагаемые Перенос из младшего разряда Перенос в старший разряд Сумма AB P0P0P0P0PS P = (A & B) V (A & P 0 ) V (B & P O ) S = (A V B V P 0 ) & (-P 0 ) V (A & B & P 0 )

12 Для хранения информации в ОП и регистрах ЦП применяется устройство ТРИГГЕР. Ячейка памяти состоит из 8, 16 или 32 триггеров, что и определяет разрядность ЦП. Триггер строится из двух элементов «ИЛИ» и двух элементов «НЕ». V V S(1) R 1 0 В обычном состоянии на входы подан «0». Для записи на вход S подается «1». Он его будет хранить и даже после того, как сигнал на входе «S» исчезнет. Чтобы сбросить информацию, подается «1» на вход R (Reset), после чего триггер возвращается к исходному «нулевому» состоянию.

13 Несколько триггеров можно объединить в группы - регистры Несколько триггеров можно объединить в группы - регистры И использовать в качестве запоминающих устройств (ЗУ). Если в регистр входит N триггеров, то при таком ЗУ можно запоминать N-разрядные двоичные слова. Если в регистр входит N триггеров, то при таком ЗУ можно запоминать N-разрядные двоичные слова. ОЗУ ЭВМ часто конструируется в виде набора регистров. ОЗУ ЭВМ часто конструируется в виде набора регистров. Один регистр образует одну ячейку памяти, каждая из которых имеет свой номер Один регистр образует одну ячейку памяти, каждая из которых имеет свой номер т т т т Таким образом, ЭВМ состоит из огромного числа Отдельных логических элементов, образующих все ее узлы и память.

Практическая работа Используя панель Рисования редактора MS Word, создайте: 1. Схемы логических элементов 1. Схемы логических элементов 2. Схему логического устройства 3. Схему полусумматора по формулам: 4*. Схемы переноса Р и суммы S многоразрядного сумматора S=(А v B) & (A & B) P = A & B P = (A & B) V (A & P 0 ) V (B & P O ) S = (A V B V P 0 ) & (-P 0 ) V (A & B & P 0 ) A & B v B

Автор презентации является участником конкурса компьютерных презентаций проводимого на сайте «Информатика в школе» «Информатика в школе» при спонсорстве издательского дома «Питер»