id381, г. Мурманск, гимназия4 Триггеры Автор: Глинский В, 10а класс
id381, г. Мурманск, гимназия4 Введение Триггер (англ.trigger) – устройство, которое может запоминать сигналы 0 и 1, демонстрировать их, а в случае необходимости и забывать. Триггеры представляют собой импульсные устройства, которые характеризуются наличием двух устойчивых состояний. Простейший триггер имеет два входа и два выхода (прямой и инверсный). Триггеры представляют собой импульсные устройства, которые характеризуются наличием двух устойчивых состояний. Простейший триггер имеет два входа и два выхода (прямой и инверсный).
id381, г. Мурманск, гимназия4 RS-триггер Условное обозначение: Функциональная схема: T & S R & Q Q Входы:Выходы: прямой выход инверсный выход R S Q Q
id381, г. Мурманск, гимназия4 Принцип работы RS-триггера иллюстрирует следующая таблица истинности:Принцип работы RS-триггера иллюстрирует следующая таблица истинности: Режим работы ВходыВыходы RSQQВлияние на выход Q Запрещенное состояние 0011Запрещено – не используется Установка0110Для установки Q в 1 Сброс1001Для установки Q в 0 Хранение11QQ Зависит от предыдущего состояния
id381, г. Мурманск, гимназия4 S=0, R=1, Q=0 & & R S Q Q 0 1
id381, г. Мурманск, гимназия4 S=0, R=1, Q=0 & & R S Q Q
id381, г. Мурманск, гимназия4 S=0, R=1, Q=0 & & R S Q Q
id381, г. Мурманск, гимназия4 S=0, R=1, Q=0 & & R S Q Q
id381, г. Мурманск, гимназия4 & & R S Q Q 1 1 S=0, R=1, Q=0 1 0
id381, г. Мурманск, гимназия4 & & R S Q Q S=0, R=1, Q=0 1 0
id381, г. Мурманск, гимназия4 & & R S Q Q S=0, R=1, Q=0 1 0
id381, г. Мурманск, гимназия4 Из сказанного следует, что смена состояния триггера происходит только при чередовании сигналов низкого уровня на входах S и R. При этом, если такие сигналы поступят на оба входа одновременно, то после их прекращения состояние триггера станет неопределенным (состояние Q = 0 или Q = 1 равновероятно). Поэтому одновременная подача сигналов низкого уровня на оба входа не разрешается. Из сказанного следует, что смена состояния триггера происходит только при чередовании сигналов низкого уровня на входах S и R. При этом, если такие сигналы поступят на оба входа одновременно, то после их прекращения состояние триггера станет неопределенным (состояние Q = 0 или Q = 1 равновероятно). Поэтому одновременная подача сигналов низкого уровня на оба входа не разрешается.
id381, г. Мурманск, гимназия4 & & R S Q Q S=1, R=0, Q=1 1 0
id381, г. Мурманск, гимназия4 & & R S Q Q S=1, R=0, Q=
id381, г. Мурманск, гимназия4 & & R S Q Q S=1, R=0, Q=
id381, г. Мурманск, гимназия4 & & R S Q Q S=1, R=0, Q=1 0 1
id381, г. Мурманск, гимназия4 & & R S Q Q S=1, R=0, Q=1 0 1
id381, г. Мурманск, гимназия4 T-триггер Т Т Q Q Условное обозначение:
id381, г. Мурманск, гимназия4 Триггер типа Т представляет собой устройство с двумя устойчивыми выходными состояниями, сменой которых управляют только по одному входу Т. Подача импульса на этот вход всегда приводит к смене состояния триггера. На выходе Q возникает уровень напряжения, бывший на Q, и наоборот. Триггер типа Т представляет собой устройство с двумя устойчивыми выходными состояниями, сменой которых управляют только по одному входу Т. Подача импульса на этот вход всегда приводит к смене состояния триггера. На выходе Q возникает уровень напряжения, бывший на Q, и наоборот. Состояние T-триггера меняется с поступлением на вход очередного импульса. Таблица состояний T- триггера имеет следующий вид: Состояние T-триггера меняется с поступлением на вход очередного импульса. Таблица состояний T- триггера имеет следующий вид: TQ n+1 0QnQn QnQn 1QnQn QnQn
id381, г. Мурманск, гимназия4 Если соединить инверсный выход каждого из нескольких Т-триггеров со входом следующего Т-триггера, то получится электронный счетчик. Соединив таким образом n триггеров, получим счетчик, способный запомнить 2 n поступивших сигналов: Q0Q0 Q0Q0 Q1Q1 Q1Q1 Q2Q2 Q3Q3 Q3Q3 Q2Q2
id381, г. Мурманск, гимназия4 Регистр Для запоминания и демонстрации n-разрядного двоичного числа необходимо n параллельно соединенных триггеров, совокупность которых называется n-разрядным регистром. Для запоминания и демонстрации n-разрядного двоичного числа необходимо n параллельно соединенных триггеров, совокупность которых называется n-разрядным регистром. Оперативная память ЭВМ часто конструируется в виде наборов регистров. Как правило, один регистр образует одну ячейку памяти, каждая ячейка имеет свой номер. Оперативная память ЭВМ часто конструируется в виде наборов регистров. Как правило, один регистр образует одну ячейку памяти, каждая ячейка имеет свой номер.
id381, г. Мурманск, гимназия4 Литература «Логика в информатике» Лыскова В, Ракитина Е, Москва, ЛБЗ, 2006 «Информатика» учебник + задачник Есипов А, Санкт-Петербург, Наука и техника, 2001 «Информатика 10-11» Шауцукова Л, Москва, Просвещение, 2000