Архитектура системы сбора данных установки ПАНДА в проекте FAIR в Дармштадте П.А. Семенов ИФВЭ, Протвино Семинар ИЦФР 14 декабря 2009.

Презентация:



Advertisements
Похожие презентации
Периферийные устройства ЭВМ. ШИНЫ РАСШИРЕНИЯ Шина AGP AGP (от англ. Accelerated Graphics Port, ускоренный графический порт) специализированная 32- битная.
Advertisements

Арбитры в мультипроцессорных системах. Арбитры Используются для разрешения конфликтных ситуаций на аппаратном уровне Арбитры принимают от процессоров.
ЦИФРОВЫЕ СИСТЕМЫ СБОРА, ОБРАБОТКИ И ПЕРЕДАЧИ ИНФОРМАЦИИ 1.
Информационные шины обмена – ISA, PCI 1 Системотехника ЭВС, комплексы и сети.
КВНО апреля 2013 г. ИПА РАН Суркис И. Ф., Зимовский В. Ф., Шантырь В. А., Кен В. О., Мишин В. Ю., Соколова Н. А., Павлов Д.А. Характеристики.
Архитектура ЭВМ 31 октября 2013 г.31 октября 2013 г.31 октября 2013 г.31 октября 2013 г.
Архитектура вычислительной машины (Архитектура ЭВМ) концептуальная структура вычислительной машины, определяющая проведение обработки информации и включающая.
Подготовил: Студент группы 21 КС-16 Арутюнян Артем.
Лекция 22 Лекция 22 Локальные, сетевые и распределенные базы данных. Архитектура «файл- сервер». Двух и трехуровневая архитектура «клиент-сервер». Модель.
Схема компьютера Взаимодействие устройств компьютера.
Тема урока: ТРИГГЕР. или не не Разнообразие современных компьютеров очень велико. Но их структуры основаны на общих логических принципах, позволяющих.
История развития ЭВМ. Назначение и устройство персонального компьютера.
2.1 Обобщённая структура ИИС. Варианты структур отличаются в основном организацией передачи информа­ции. В зависимости от организации сбора измерительной.
ГРИД-ДИСПЕТЧЕР: РЕАЛИЗАЦИЯ СЛУЖБЫ ДИСПЕТЧЕРИЗАЦИИ ЗАДАНИЙ В ГРИД Шорин О.Н.
Схема компьютера Взаимодействие устройств в компьютере.
НАЧАЛЬНЫЕ СВЕДЕНИЯ ОБ АРХИТЕКТУРЕ КОМПЬЮТЕРА.. Компьютер (computer - вычислитель) - программируемое электронное устройство, способное обрабатывать данные.
Организация микроконтроллеров Организация связи микроконтроллеров с внешней средой и временем.
Устройство памяти ПК. Виртуальная память. Кэш-память. Компьютерная память (устройство хранения информации, запоминающее устройство) часть вычислительной.
НАЧАЛЬНЫЕ СВЕДЕНИЯ ОБ АРХИТЕКТУРЕ КОМПЬЮТЕРА. Компьютер (computer - вычислитель) - программируемое электронное устройство, способное обрабатывать данные.
Основные определения Электронная система любой электронный узел, блок, прибор или комплекс, производящий обработку информации. Задача это набор функций,
Транксрипт:

Архитектура системы сбора данных установки ПАНДА в проекте FAIR в Дармштадте П.А. Семенов ИФВЭ, Протвино Семинар ИЦФР 14 декабря 2009

14 октября 2009П.А.Семенов, ИФВЭ, Протвино2 Традиционная архитектура ССД ФВЭ Запуск регистрации сигналов с детекторов по комбинации сигналов (триггеру) о целевом событии Дополнительные детекторы (доп. быстрые каналы) для формирования триггерного решения Триггерное решение жестко привязано к структуре установки: нет гибкости в выборе физической программы Во время выработки триггера установка не способна принимать события: ограничение на частоту регистрируемых взаимодействий

14 октября 2009П.А.Семенов, ИФВЭ, Протвино3 Особенности ССД ПАНДА Нацеленность на редкие события требует высокой частоты взаимодействий (10 МГц) Обширная физическая программа ПАНДЫ не позволяет иметь одну фиксированную схему триггера Каждый канал работает на самозапуске, аналоговые сигналы с детекторов преобразуются в цифровое представление при каждом взаимодействии и сохраняются в локальной памяти В каждом канале индивидуально из данных выделяется существенная информация и вместе с меткой времени передается буферную память Данные из буферных памятей передаются по быстрым последовательным линиям в выделенные процессорные модули для обработки и принятия решения о дальнейшей судьбе события

14 октября 2009П.А.Семенов, ИФВЭ, Протвино4 Структурные единицы ССД ПАНДА Интеллектуальные модули электроники преобразования (front-end) Прецизионная система синхронизации (распределения меток времени) Блоки буферизации и концентрации данных для сборки события из отдельных частей детектора Мощные вычислительные блоки для реализации алгоритмов программного триггера

14 октября 2009П.А.Семенов, ИФВЭ, Протвино5 Три уровня обработки в ССД ПАНДА

14 октября 2009П.А.Семенов, ИФВЭ, Протвино6 Принцип сборки события

14 октября 2009П.А.Семенов, ИФВЭ, Протвино7 Функции процессоров L1-L3 L1 комбинация нескольких меток времени в одно взаимодействие, передача группы данных с последовательными метками времени для обработки в L2 L2 проверка гипотезы о физическом событии, запрос данных других детекторов, освобождение буферной памяти при отрицательном решении L3 окончательная сборка события, запись на архивный носитель, освобождение буферной памяти