Микроархитектура серверов zSeries Лекция 9 (продолжение лекции 7) Структурная организация процессора zSeries

Микроархитектура процессоров до zSeries S390 G4: 32р, объединенная КЭШ команд и данных, 6-ти уровневый конвейер, МСМ (10+2)-way S390 G5: BFP, МСМ (12+2)-way z9XX, z8XX: 64 р, раздельные КЭШ команд и данных, 173 новые команды (34 для ESA/390), МСМ (16+4)- way, PSW – 128 р

Структура дублированного процессора zSeries

Конвейерная организация процессора

Структурная схема процессора

Конвейерная организация процессора

Внимание: Зачет по лабораторным проводит Мильдианов Павел Викторович в следующую среду, 1-го ноября, в на кафедре ИУ6 Последний день отработки лабораторных работ: среда, , с до Других дней отработки не планируется!

Аппаратно-программный способ реализации многих процессорных функций

Самосинхронизирующийся интерфейс

Логическая организация STI

Побитовая синхронизация приема в STI

Разрядная схема приема сигналов STI