ЛЕКЦИЯ 5 ( ) Полные и упрощённые модели Закон Парето Поправка Шеннона Четыре способа построения упрощённых моделей

Полные модели Полные модели получаются объединением моделей предыдущего уровня без какого-либо упрощения или свёртки данных (композиционный принцип)

Упрощённые модели – проще и для разработчика и для ЭВМ Парадигма – образец решения исследовательских задач

Закон Парето (качественная оценка) В каждом объекте существует жизненно важное меньшинство и тривиальное большинство 20% факторов определяют 80% свойств системы Уточнение Шеннона (количественная оценка)

Выводы и радужные перспективы В любой полной модели, как наиболее близкой копии объекта, есть много мелких деталей, «мусора» Можно в пять раз упростить модель, потеряв только 20% её свойств В отличие от макромоделей упрощённые модели проще не только для пользователя, но и для ЭВМ

Известны четыре способа построения упрощённых моделей Аппроксимация полных моделей Создание формальных моделей Метод эквивалентных (по поведению) схем Метод неоднородных (смешанных) моделей

Аппроксимация полных моделей Идея метода: отыскать в полной модели мало влияющие параметры (тривиальное большинство, «мусор») и удалить их из модели Поиск таких параметров выполняется анализом чувствительности выходных параметров к вариации внутренних параметров Глобальная функция Коэффициент влияния

Аппроксимация полных моделей Текущая относительная погрешность упрощённой модели Выходной параметр полной модели Выходной параметр упрощённой модели Вычисленные коэффициенты влияния ранжируются (сортируются) в порядке возрастания степени влияния Задаётся допустимая погрешность процедуры упрощения модели

Огрубляем полную модель Один за другим удаляем мало влияющие параметры Модель постепенно теряет своё качество, становится более грубой На каком-то шаге текущая погрешность упрощённой модели превысит предельно допустимую. Тогда делается «откатка» на один шаг назад Достоинство Достоинство описанной процедуры в том, что её легко автоматизировать (написать соответствующую программу), а значит, и решить задачу машинного синтеза таких моделей. Недостаток Необходимость построить сначала полную модель, а затем какое-то время работать с ней, пока не будет получена более простая

Построение формальных моделей типа «Чёрный ящик» Зачем «тянуть за собой» в полную модель все детали нижележащих уровней, чтобы потом «наверху» частично избавиться от них. Не лучше ли это сделать сразу, «внизу». Тогда и полную модель не придётся строить. Самый радикальный способ исключить из описания внутренние параметры – это свернуть систему в чёрный ящик. Мало того, что теперь не надо копировать в модели структурные свойства объекта, но можно игнорировать и физику протекающих в нём процессов. Идея метода: избавиться сразу от всех внутренних параметров Главное и единственное условие, чтобы модель взаимодействовала с внешней средой (с окружением) так же, как и сам моделируемый объект. Разрешается использовать для достижения этой цели любые формальные приёмы. Важен лишь результат.

Пример построения формальных моделей

Метод эквивалентных схем Идея метода: подыскать реальному объекту эквивалентную по поведению замену. Структура модели может быть совершенно другой, чем у объекта, главное, чтобы она была проще.

Метод неоднородных моделей

Недостатки метода неоднородных моделей Необходимо моделировать одну часть схемы на транзисторном уровне (схемотехническое моделирование), а другую часть - на вентильном уровне (логическое моделирование) Другими словами, управляющая программа моделирования должна уметь обрабатывать аналого-цифровые схемы Необходимо обеспечить информационное и временное согласование электрических и логических моделей Проблема временного согласования состоит в том, что механизмы моделирования аналоговой и цифровой подсхем совершенно разные. В первом случае решаются дифференциальные уравнения численными методами, во втором – логические уравнения. В первом случае модельное время продвигается с темпом, определяемым шагом интегрирования дифференциальных уравнений, во втором – модельное время обычно «привязывается» к переключениям (событиям), происходящим в логических элементах, и движется неравномерно. Понятно, что модельное время должно быть единым для обеих подсхем, следовательно, надо найти способ синхронизировать их работу.

Типовой маршрут процесса моделирования