Условное графическое обозначение: n -разрядность ЦАП Цифроаналоговые преобразователи

Классификация ЦАП. 1.ЦАП на декодирующих сетках сопротивлений взвешенных по двоичному закону. 2. ЦАП на декодирующих сетках сопротивлений R - 2R. 3. ЦАП c токовыми ключами. 4. ЦАП со стабилизацией разрядных токов транзисторными источниками тока.

Статические параметры ЦАП 1. Разрешающая способность. Шаг квантования ΔU q или приращение выходного напряжения U N при увеличении входного кода на единицу младшего разряда (МЗР). Среднее значение шага квантования: n -разрядность ЦАП 2.Погрешность смещения нуля. Значения напряжения δU N0 на выходе ЦАП при нулевом значении входного кода. Погрешность аддитивная. Измеряется в % от ПШ или в долях МЗР. 3.Погрешность полной шкалы (интегральная нелинейность). Разность между реальным и идеальным пределами шкалы при отсутствии смещения нуля, измеряется в % от ПШ или долях МЗР : 4.Дифференциальная нелинейность. Максимальное отклонение реального шага квантования от номинального, Измеряется в % от ПШ или в долях МЗР.

Динамические параметры ЦАП 1. Время установления t у. Интервал времени от момента изменения входного кода до момента, когда выходной аналоговый сигнал окончательно войдет в зону заданной ширины, симметрично расположенную относительно установившегося значения U N1. 2. Частота обновления f max. Максимальная частота, с которой может происходить смена содержимого входных регистров ЦАП. f max 1/[(2….3)t уmax ] 3. Скорость нарастания. Максимальная скорость изменения U N (t) во время переходного процесса. Определяется как отношениеU N ко времениt, за которое произошло это приращение.

RC 1 >> RC 2 C 1 >> C 2 ΔU i =const ЦАП последовательного типа унитарного кода (T-t и )>>RC 1

ЦАП с декодирующей взвешенной сеткой сопротивлений и выходом по напряжению

Параллельный ЦАП каскадного типа.

ЦАП с декодирующей сеткой R-2R и токовыми ключами. X N = X N = Функция преобразования:

НАЗНАЧЕНИЕ ВЫВОДОВ СимволНазначениеDIP, б/кSOIC DBOВход 9 разряда (СЗР) 49 DB1Вход 8 разряда 510 DB2Вход 7 разряда 611 DB3Вход 6 разряда 712 DB4Вход 5 разряда 813 DB5Вход 4 разряда 914 DB6Вход 3 разряда 1015 DB7Вход 2 разряда 1116 DB8Вход 1 разряда 121 DB9Вход 0 разряда (МЗР) 132 GNDОбщий вывод (земля) 38 OUT A1 Аналоговый выход 1 16 OUT A2 Аналоговый выход 2 27 R FB Резистор обратной связи 165 V CC Напряжение питания 143 V REF Опорное напряжение ПА1 КР572ПА1 ЦОКОЛЕВКА КОРПУСОВ 10 разрядный ЦАП типа 572ПА1. (R-2R) ПараметрыЗначе ние Единица измерения Разрешение 10Разряд Ток потребления 2мА Входной ток смещения нуля 100нА Дифференциальная нелинейность ±0,2% ПШ Абсолютная погрешность преобразования в конечной точке шкалы ±3±3% ПШ Нелинейность ±0,2% ПШ Время установления выходного тока 5мкс Основные электрические параметры при: Т А =+25 ±10ºС, V CC =+15В ±10%, V REF =10,24В ± 0,25%

Высокоточный ЦАП на источниках тока. 1)Площади эмиттеров транзисторов формируются в соответствии с весовыми токами (многоэмиттерные). 2)Ток транзистора VT 0 младшего разряда равен половине тока через VT 1, т.к. токи VT 0 и VT L равны. 3)Функция преобразования

СимволНазначение# AGNDАналоговая земля4 CSВход «Выбор кристалла»1 DBOВход 0 разряда10 DB1Вход 1 разряда11 DB2Вход 2 разряда12 DB3Вход 3 разряда13 DB4Вход 4 разряда14 DB5Вход 5 разряда15 DB6Вход 6 разряда16 DB7Вход 7 разряда17 DGNDЦифровая земля2 DOPДополнительный вывод6 FCВход «Коррекция выходного ОУ» 5 OUTВыход7 V CC1 Напряжение питания +5 В8 V EE Напряжение питания -6 В9 WRВход «Запись»18 n.с.Не используется3 НАЗНАЧЕНИЕ ВЫВОДОВ 8 разрядный ЦАП типа 1108ПА2. (с источниками тока) ЦОКОЛЕВКА КОРПУСОВ К1108ПА2 ПараметрыЗначениеЕдиница измерения minmax Разрешение-8Разряд Относительная погрешность при Т А = ºС -±0,2МЗР Выходной ток+5-мА Время установ ления 0..2,56В-1,5мкс В-3мкс погрешность полной шкалы при Т А =+25 ºС -±0,5МЗР Напряжение на входах данных лог «1» 2-В лог «0» -0,8В Основные электрические параметры при: Т А =+25ºС, V CC =+5..15В

ЦАП – принцип токового интегрирования (тройное токовое интегрирование) 1.В момент времени t О импульсом t П 16 разрядов входного регистра RG переписываются в три счетчика – для 6 старших разрядов, для 5 средних разрядов и для 5 младших разрядов. Одновременно включаются ключи K 1, K 2 и K 3, подключая источники тока к заряду ёмкости С 1 интегратора. 2. Одновременно тактовые импульсы f 0 начинают обнулять счётчики. Время на обнуление зависит от чисел записанных в этих счётчиках 3. Пусть в счётчиках записаны максимальные числа. Тогда адекватна запись.4. Выходные напряжения в обоих случаях равны, но в первом случае нужно: тактов для полного интегрирования, а во втором только: тактов. 5. Таким образом мы увеличиваем быстродействие преобразования в раза.

Интерфейсы цифроаналоговых преобразователей. Цифровые интерфейсы выполняют функцию связи управляющих входов ключей ЦАП с источниками цифровых сигналов – микропроцессорами и микроконтроллерами. Если ЦАП принимает входное слово от шины данных, то для управления процессом загрузки ЦАП должен иметь соответствующую схему управления, управляющие входы и хранить это слово до получения нового. В зависимости от способа загрузки входного слова различают ЦАП с последовательным либо с параллельным интерфейсами.

1. ЦАП с последовательным интерфейсом. Микросхема содержит: - собственно ЦАП; - RG 1 -2 n - последовательный регистр сдвига (загрузки); - RG 2 -2 n – параллельный регистр хранения (буферный регистр); - управляющую логику. 3. При передаче по одной линии входных кодов в несколько ЦАП последний разряд регистра сдвига соединяется с выводом D0 микросхемы. Этот вывод подключают к входу D1 следующего ЦАП и т.д. 1. Загрузка входного слова: При активном уровне сигнала CS (логический «0») входное слово длины N (равной разрядности ЦАП) загружается по линии D1 в регистр сдвига под управлением тактовой последовательности CLK. 2. Запись входного слова: После окончания загрузки, выставив активный уровень (логический «0») на линию LD, входное слово записывают в регистр хранения, выходы которого непосредственно соединены с ключами ЦАП.

Временные диаграммы работы последовательного интерфейса. D1 – загрузка входного слова; CLK – тактовые импульсы управления; СS – разрешение на загрузку в регистр сдвига; LD - разрешение на запись в регистр хранения; t i – минимальные значения интервалов времени в последовательностях управляющих сигналов. Для ЦАП AD7233 эти интервалы близки к 50нс.

2. ЦАП с параллельным интерфейсом. Параллельный интерфейс - на входы ЦАП подается все входное слово целиком. Микросхема содержит: - собственно ЦАП; - RG 1 -2 n - регистр хранения 1; - RG 2 -2 n – регистр хранения 2; - управляющую логику. Два регистра хранения необходимы, если пересылка входного кода в ЦАП и установка выходного аналогового сигнала, соответствующая этому коду, разделены во времени. Подача на вход CLR сигнала низкого уровня приводит к обнулению первого регистра и соответственно выходного напряжения ЦАП.

1.При подключении к ЦАП цифровых устройств, разрядность которых не совпадает с разрядностью ЦАП, интерфейс ЦАП включает в себя дополнительно буферную память и регистр хранения. Временные диаграммы работы параллельного интерфейса. 2. При параллельном интерфейсе с переходом от одной кодовой комбинации на входе ЦАП к другой на выходе преобразователя возникают короткие выбросы напряжения, их амплитуда может достигать 50% от U N. Эти выбросы вызваны неодновременностью срабатывания разрядных ключей в декодирующей сетке ЗАМЕЧАНИЯ: CLR – сброс первого регистра RG1 в «0» и установка на выходе ЦАП напряжения U N =0; СS – разрешение на загрузку в регистры; LD – разрешение на загрузку регистра RG 2 ; WR – разрешение на запись в регистр RG 1 и управление ключами ЦАП.

ЦАП в цифровой схемотехнике. 1. Аттенюатор – точный цифровой делитель напряжения. 2. Точный цифровой умножитель напряжения.

3. Генератор аналоговых сигналов произвольной формы. 1. Схема прямого цифрового синтеза содержит три основных блока: генератор фазового угла, память и ЦАП. Генератор фазового угла представляет собой накапливающий сумматор с регистром. Работает как регистр фазы, содержимое которого получает приращение на некоторый фазовый угол через заданные интервалы времени Структурная схема. 2. Приращение фазы загружается в виде цифрового кода во входные регистры. Память выполняет роль таблицы функции. Код текущей фазы поступает на ее адресные входы, а с выхода данных на вход ЦАП поступает код, соответствующий текущему значению заданной функции. ЦАП на выходе формирует аналоговый сигнал. 3. Регистр содержит текущую фазу выходного сигнала в виде доли периода. Увеличение разрядности регистра повышает только разрешающую способность этой доли. Частота выходного сигнала равна произведению частоты тактов f T на приращение фазы в каждом периоде тактов. 4. При использовании N – разрядного сумматора, частота выходного сигнала будет равна: 5. Микросхема AD9850, содержит 32-разрядный генератор фазового угла и 10-разрядный ЦАП. Загрузка приращения фазы осуществляется по 8- разрядной шине данных побайтово в четыре входных регистра. Максимально допустимая тактовая частота составляет 125 МГц.

3.2. Схема генератора аналоговых сигналов. 1.Цифровой сигнал поступает с параллельного порта компьютера через разъем XP1 и преобразуется в аналоговый с помощью ЦАП на микросхемах DD2 с операционным усилителем DA1. Цифровой код, полученный с компьютера, запоминается регистром DD1. 2.На микросхеме DA2 выполнен источник питания +5 В для микросхем DD1 и DD2. На стабилитроне VD1 и резисторе R2 собран источник образцового напряжения, используемого для формирования выходного аналогового сигнала. 3. С помощью переменного резистора R1 можно изменить напряжение на выводе 15 DD2, чем достигается изменение амплитуды выходного сигнала. Компоненты цепи R3 и C1 нужны для фильтрации высокочастотных коммутационных процессов в ЦАП и сглаживают дискретные перепады выходного сигнала. 4. Максимальная частота выходного сигнала ограничивается в основном быстродействием ЦАП, быстродействием параллельного порта компьютера и количеством шагов формирования одного периода генерируемого сигнала. 5. При использовании ЦАП (КР572ПА1) можно получить сигнал частотой до 100 кГц. При формировании сигнала имеющих более сложную форму, верхняя граница частоты уменьшается. Нижняя граница частоты сигнала ничем не ограничена.