Интерфейсы цифроаналоговых преобразователей. Цифровые интерфейсы выполняют функцию связи управляющих входов ключей ЦАП с источниками цифровых сигналов – микропроцессорами и микроконтроллерами. Если ЦАП принимает входное слово от шины данных, то для управления процессом загрузки ЦАП должен иметь соответствующую схему управления, управляющие входы и хранить это слово до получения нового. В зависимости от способа загрузки входного слова различают ЦАП с последовательным либо с параллельным интерфейсами.

1. ЦАП с последовательным интерфейсом. Микросхема содержит: - собственно ЦАП; - RG 1 -2 n - последовательный регистр сдвига (загрузки); - RG 2 -2 n – параллельный регистр хранения (буферный регистр); - управляющую логику.

2. Запись входного слова: После окончания загрузки, выставив активный уровень (логический «0») на линию LD, входное слово записывают в регистр хранения, выходы которого непосредственно соединены с ключами ЦАП. 1. Загрузка входного слова: При активном уровне сигнала CS (логический «0») входное слово длины N (равной разрядности ЦАП) загружается по линии D1 в регистр сдвига под управлением тактовой последовательности CLK. 3. При передаче по одной линии входных кодов в несколько ЦАП последний разряд регистра сдвига соединяется с выводом D0 микросхемы. Этот вывод подключают к входу D1 следующего ЦАП и т.д.

Временные диаграммы работы последовательного интерфейса. D1 – загрузка входного слова; CLK – тактовые импульсы управления; СS – разрешение на загрузку в регистр сдвига; LD - разрешение на запись в регистр хранения; t i – минимальные значения интервалов времени в последовательностях управляющих сигналов. Для ЦАП AD7233 эти интервалы близки к 50нс.

2. ЦАП с параллельным интерфейсом. Параллельный интерфейс - на входы ЦАП подается все входное слово целиком. Микросхема содержит: - собственно ЦАП; - RG 1 -2 n - регистр хранения 1; - RG 2 -2 n – регистр хранения 2; - управляющую логику. Два регистра хранения необходимы, если пересылка входного кода в ЦАП и установка выходного аналогового сигнала, соответствующая этому коду, разделены во времени. Подача на вход CLR сигнала низкого уровня приводит к обнулению первого регистра и соответственно выходного напряжения ЦАП.

Временные диаграммы работы параллельного интерфейса. CLR – сброс первого регистра RG1 в «0» и установка на выходе ЦАП напряжения U N =0; СS – разрешение на загрузку в регистры; LD – разрешение на загрузку регистра RG 2 ; WR – разрешение на запись в регистр RG 1 и управление ключами ЦАП.

2. При параллельном интерфейсе с переходом от одной кодовой комбинации на входе ЦАП к другой на выходе преобразователя возникают короткие выбросы напряжения, их амплитуда может достигать 50% от U N. Эти выбросы вызваны неодновременностью срабатывания разрядных ключей в декодирующей сетке 1.При подключении к ЦАП цифровых устройств, разрядность которых не совпадает с разрядностью ЦАП, интерфейс ЦАП включает в себя дополнительно буферную память и регистр хранения. ЗАМЕЧАНИЯ: