Разработка программного обеспечения для сигнальных процессоров TMS320C64xx Часть 5. Таймер. McBSP.

Назначение таймера Отсчет временных интервалов Подсчет числа импульсов Генерация импульсов Генерация прерываний для CPU Посылка событий синхронизации контроллеру DMA

Структурная схема таймера

Регистры таймера Timer Control Register (CTL) Timer Period Register (PRD) Timer Count Register (CNT)

Порядок сброса и запуска таймера Если таймер не остановлен – останавливаем счет, записав в HLD 0; Записываем необходимое значение в регистр PRD; Задаем конфигурацию таймера записав нужное значение в регистр CTL, биты GO и HLD при этом не должны быть изменены; Запускаем таймер установив биты GO и HLD в 1. ОперацияGOHLDОписание Останов таймера 00 Счет остановлен Перезапуск 01 Таймер продолжает счет с значения до останова. Счетчик таймера не сбрасывается. Запуск таймера 11 Счетчик таймера сбрасывается в 0 и запускается счет. Бит GO после этого самобонуляется.

Временные диаграммы

Временные параметры РежимЧастотаПериодДлительность «1» Длительнос ть «0» Pulsef(clock source)/PRD PRD/f(clock source) (PWID+1)/ f(clock source) PRD – (PWID+1)/f(cl ock source) Clockf(clock source)/2*PRD 2*PRD/f(clock source) PRD/f(clock source)

Мультиканальный буферизованный последовательный порт (McBSP) Полнодуплексный режим работы; Двойная буферизация регистров данных, позволяющая обеспечить непрерывный поток данных; Независимое тактирование линий передачи и приема; Прямое подключение к индустриально-стандартным кодекам, ЦАП, АЦП и AIC имеющим последовательный интерфейс; Прямое подключение к AC97, IIS, SPI совместимым устройствам; Возможность мультиканальной передачи и приема данных (до 128 каналов); Возможность выбора размера передаваемых данных (поддерживаются 8, 12, 16, 20, 24 и 32 битные данные); Для 8-битных данные имеется возможность выбора порядка передачи битов (LSB или MSB); Возможность программирования полярности тактов. 8

Структурная схема McBSP 9

Описание регистра SPCR 10

Описание регистра RCR 11

Принцип генерации тактов 12

Функциональная схема генератора тактов 13

Описание регистра SRGR 14

Временные диаграммы операций приема и передачи данных 15 Прием данных: Передача данных: