Лекция 7 Цифровые узлы комбинационного типа 1. Общие сведения 2. Шифраторы и дешифраторы 3. Мультиплексоры и демультиплексоры 4. Одноразрядные сумматоры Литература: Компьютерная схемотехника. Н.Бабич, И.Жуков. МК-Пресс. 2004г Основы микропроцессорной техники. Ю.Новиков. Бином. 2006г

1.1 Общие сведения Цифровым узлом называется функциональная часть цифрового устройства, состоящая из цифровых элементов и выполняющая операции над n-разрядными двоичными кодами. Цифровой узел Комбинационного типаНакапливающего типа Для каждой комбинации входных сигналов формируют выходной сигнал (логическая функция от входных переменных). Не обладают памятью. Строятся на основе триггеров. Обладают памятью.

2.1.1 Шифраторы Шифратором называется комбинационный узел цифровой техники, предназначенный для преобразования входного унитарного m-разрядного кода Y (2) = y m-1 y m-2 …y 1 y 0 в выходной n-разрядный двоичный код X (2) = x n-1 x n-2 …x 1 x 0. Унитарным называют код, в котором только один из т разрядов равен логической единице ("1"). Остальные т-1 разрядов равны логическому нулю ("0"). Каждому разряду унитарного кода присваивается десятичный индекс, возрастающий справа налево от 0 до т-1. Например, при т = 8 нумерация разрядов примет вид У(2) = y 7 y 6 y 5 y 4 y 3 y 2 y 1 y 0. Число двоичных разрядов n, необходимых для представления унитарного кода. У (2), определяется по формуле H = log 2 m, с последующим округлением до большего ближайшего целого числа.

2.1.2 Шифраторы. Принцип работы Допустим, что на вход шифратора поступил 8- разрядный унитарный код y 7 y 6 y 5 y 4 y 3 y 2 y 1 y 0 = Под воздействием этого кода шифратор должен сформировать двоичный код, равный десятичному индексу разряда унитарного кода, равному единице. При т = 8 число разрядов двоичного кода n=3. Поскольку только у6 = 1, то на выходе шифратора должен появиться двоичный код, равный шести (110 (2) ).

2.1.3 Шифраторы. Синтез шифраторов Рассмотрим сущность синтеза на примере унитарного кода с т = 4 (n = 2). Решение этой задачи содержит следующие этапы: Словесное описание принципа работы шифратора; Разработка логической функции, описывающей работу шифратора; Минимизация логической функции; Построение функциональной схемы.

2.1.4 Синтез шифраторов. Таблица истинности На основании словесного описания принципа работы шифратора логическую функцию, описывающую его работу, можно представить таблицей истинности: у3у3 у2у2 у1у1 у0у0 х1х1 х0х m = 4 n = 2

2.1.5 Синтез шифраторов. Разработка аналитической логической функции у3у3 у2у2 у1у1 у0у0 х1х1 х0х ) Суммируются разряды унитарного кода равные "1", при которых x 0 = 1. Затем к x 0 приравнивается полученная сумма, т.е: y1y1 y3y3 x 0 = + 2) Суммируются разряды унитарного кода равные "1", при которых x 1 = 1. Затем к x 1 приравнивается полученная сумма. 3) Получаем систему уравнений: Формулы являются тупиковыми => минимизация невозможна.

2.1.6 Синтез шифраторов. Построение функциональной схемы Анализ формулпоказывает, что шифратор состоит из двух схем ИЛИ на два входа: Для проверки правильности работы шифратора необходимо условно поочередно замыкать один ключ (при разомкнутых остальных), начиная с К 0 и убедиться, что двоичный код x 1 x 0, снимаемый с выходов элементов ИЛИ, является двоичным эквивалентом индекса разряда унитарного кода, равного единице.

2.2.1 Дешифраторы Дешифратором называется комбинационный узел, предназначенный для преобразования входного n- разрядного двоичного кода X (2) =x n-1 x n-2 …x 1 х 0 в выходной m-разрядный унитарный код У = у т-1 у т- 2...y i …y 1n y 0, где n число входов, а т = 2 n - число выходов. Сущность работы дешифратора сводится к тому, что логическая "1", должна появиться на выходе дешифратора с номером, равному десятичному эквиваленту двоичного кода Х (2), например: в случае дешифратора с 3 входами и 8 выходами (n = 3 и m = 8) при x 2 x 1 x 0 = 101 (2) унитарный код y 7 y 6 y 5 y 4 y 3 y 2 y 1 y 0 примет вид , т. е. только у 5 = 1.

2.2.2 Дешифраторы. Синтез дешифраторов Синтез функциональных схем дешифраторов осуществляется по известным правилам: Синтезируем схему дешифратора на 2 входа и 4 выхода. Словесное описание принципа работы; Разработка логической функции; Построение функциональной схемы.

2.2.3 Дешифраторы. Таблица истинности. СДНФ x1x1 x0x0 y3y3 y2y2 y1y1 y0y ВходыВыходы Для каждого из выходных сигналов СДНФ примет вид:

2.2.4 Дешифраторы. Построение функциональной схемы Из анализа формул видно, что для построения дешифратора необходимы элементы И и НЕ.

2.2.4 Дешифраторы. Построение функциональной схемы

2.3 Шифраторы и дешифраторы. Условное обозначение шифратора с входным 10- разрядным унитарным кодом и условное графическое обозначение дешифратора с 3- разрядным двоичным входом показано на Рис.2.3а и Рис.2.3б соответственно. (Рис.2.3а)(Рис.2.3б)

3.1.1 Мультиплексоры Мультиплексором называют узел цифровой техники, позволяющий осуществить подключение одного из входных каналов D i (i=0, 1,..., m-1) к выходному каналу F под воздействием адресующего сигнала в виде n-разрядного двоичного кода х n-1 х n-2... x 1 х 0. Количество разрядов кода n определяется по формуле H = log 2 m.

3.1.2 Мультиплексоры Входы мультиплексора делятся на информационные и адресующие. Работу мультиплексора с 4 информационными входами можно упрощенно представить в виде четырехпозиционного ключа: Адресующий код X устанавливает переключатель в определенное положение, соединяя с выходом F один из информационных входов D(i = 0...3). Т.е при коде (x1 x0 = 0 0) переключатель занимает верхнее положение D0. При увеличении кода на единицу (x1 х0 = 0 1) переключатель переходит в положение D1 и т. д.

3.1.3 Мультиплексоры. Методы, описывающие их работу Логическую функцию, описывающую работу мультиплексора на 4 входа, можно представить в табличной форме: Х1Х1 Х0Х0 D3D3 D2D2 D1D1 D0D0 F Аналитическая запись логической функции, описывающей работу мультиплексора, имеет вид: = F Выходы дешифратора

3.1.4 Мультиплексоры. Функциональная схема Дешифратор

3.2.1 Демультиплексоры Демультиплексором называют цифровой узел, позволяющий подключить к общей шине F, по которой передается информация, одного из m возможных получателей. Адресом получателя является его десятичный номер m-i (i=0...m). Задается адрес n-разрядным двоичным кодом х n- 1 x n-2...х 1 х 0. Число разрядов n определяется по формуле H = log 2 m.

3.2.2 Демультиплексоры. Таблица истинности В случае, когда m=4 приведенному описанию принципа работы демультиплексора соответствует таблица истинности: FX1X1 X0X0 D3D3 D2D2 D1D1 D0D Логические функции, описывающие работу демультиплексора, примут вид: Выходы дешифратора

3.2.3 Демультиплексоры. Функциональная схема Дешифратор

3.3 Демультиплексоры и мультиплексоры. Условное графическое обозначение : Условное графическое обозначение мультиплексора на 4 входа и демультиплексора на 4 выхода приведено на Рис.3.2a и Рис.3.2б соответственно: (Рис.3.2a)(Рис.3.2б)

4.1 Одноразрядные сумматоры Для лучшего понимания процессов, имеющих место при суммировании чисел, рассмотрим их на следующем примере: Из приведенного примера следует, что при суммировании разрядов чисел с номером i = 0 необходимо учитывать единицу переноса р 0 = 1, образовавшуюся при суммировании разрядов чисел с номером 0. С учетом этого при суммировании разрядов с номером 1 участвуют три единицы. Следовательно, разряд суммы S 1 =1 и, кроме этого, образуется единица переноса во второй разряд р 2 = 1, которую необходимо учитывать при суммировании разрядов с номером 2.

4.2 Одноразрядные сумматоры Из сказанного следует, что для суммирования каждого разряда чисел необходимо устройство, имеющее три входа. На два из них подаются разряды суммируемых чисел х i, у i, а на третий - единица переноса р i-1, из младшего i-1 разряда. Такие устройства называют одноразрядными сумматорами на три входа (ОС-3) и обозначают как SM. Кроме этого, ОС-3 должен иметь два выхода: разряда суммы S i и единицы переноса в старший разряд P i+1.

4.3 Одноразрядные сумматоры. Таблица истинности XiXi УiУi P i-1 SiSi Р i Совершенные дизъюнктивные нормальные формы логических функций, описывающих работу ОС-3, примут вид: На практике ОС-3 выполняются на базе двух полусумматоров на два входа. Полусумматоры предназначены для суммирования двух одноразрядных двоичных чисел х, у и обозначаются как HS.

4.4 Одноразрядные сумматоры. Таблица истинности полусумматора XУSP СДНФ, описывающие работу полусумматора по выходу суммы S и переноса P, имеют вид:

4.4 Одноразрядные сумматоры. Условное графическое обозначение ОС-2ОС-3

4.5 Одноразрядные сумматоры. Функциональная схема ОС-3 на базе 2-х ОС-2

КОНЕЦ