1 Лекция 5 Синхронные статические двухступенчатые и динамические триггеры. Регистры. Регистровые файлы Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ.

Презентация:



Advertisements
Похожие презентации
Лекция 6 Построение памяти требуемого объёма. Счётчики. Классификация. Двоичные счётчики Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ.
Advertisements

Лекция 7 Счётчики. Синхронизация Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ Мальчуков Андрей Николаевич Томск.
Учебный курс Введение в цифровую электронику Лекция 3 Цифровые устройства с внутренней памятью кандидат технических наук, доцент Новиков Юрий Витальевич.
ОСНОВНЫЕ УЗЛЫ ЭВМ ВОПРОСЫ 1. СУММАТОР 2. ТРИГГЕР 3. РЕГИСТР.
Лекция 10 Компараторы. Сумматоры Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ Мальчуков Андрей Николаевич Томск.
Лекция 8 Функциональные узлы комбинационного типа. Дешифраторы. Шифраторы. Приоритетные шифраторы. Указатели старшей единицы Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ.
Компьютерные технологии ЭЛЕМЕНТНАЯ БАЗА ЭВМ Элементы Элементы для обработки единичных электрических сигналов, соответствующих битам информации Узлы Узлы.
Вычислительные системы, сети и телекоммуникации ЭЛЕМЕНТНАЯ БАЗА ЭВМ Элементы Элементы для обработки единичных электрических сигналов, соответствующих битам.
ОСНОВНЫЕ УЗЛЫ ЭВМ ВОПРОСЫ 1. СИНТЕЗ АВТОМАТОВ 2. СУММАТОР 3. ТРИГГЕР 4. РЕГИСТР.
Триггеры можно классифицировать -по способу записи информации - на асинхронные и -синхронные -по способу синхронизации - на синхронные со статическим.
Лекция 2. Устройство ввода информации c ПК через RS-232 макет SDK-6.1 Схемотехника ЭВМ ч.2 НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ.
Элементная база ЭВМ Вычислительные системы, сети и телекоммуникации © МЦИТ ГУАП 2008 Элементы для обработки единичных электрических сигналов, соответствующих.
Тема урока: ТРИГГЕР. или не не Разнообразие современных компьютеров очень велико. Но их структуры основаны на общих логических принципах, позволяющих.
1 Лекция 3 ЭВМ – средство обработки информации. Комбинационные схемы и конечные автоматы. Информатика 2 Министерство образования и науки Российской Федерации.
1 Лабораторная работа 4 ТИПОВЫЕ УСТРОЙСТВА ЭВМ Министерство образования Российской Федерации Казанский государственный технический университет им. А.Н.Туполева.
Триггеры и суммоторы Устройства АЛУ. Основные устройства АЛУ АЛУ – арифметическо-логическое устройство, входит в состав процессора Выполняет арифметические.
Элементная база вычислительных систем и сетей ЭЛЕМЕНТНАЯ БАЗА ЭВМ Элементы Элементы для обработки единичных электрических сигналов, соответствующих битам.
Индивидуальное домашнее задание 1 Проектирование логической схемы на МИС php?cat=2
Логические основы устройства компьютера 10 класс.
Интерфейсы цифроаналоговых преобразователей. Цифровые интерфейсы выполняют функцию связи управляющих входов ключей ЦАП с источниками цифровых сигналов.
Транксрипт:

1

2

3

Лекция 5 Синхронные статические двухступенчатые и динамические триггеры. Регистры. Регистровые файлы Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ Мальчуков Андрей Николаевич Томск – 2013

Двухступенчатые триггеры 5 Содержат две ячейки памяти, запись информации в которые происходит последовательно в разные моменты времени. Система «ведущий-ведомый» или MS-структура. Первая ступень M (Master – основная, ведущий) служит для промежуточной записи входной информации. Вторая – S (Slave – вспомогательная, ведомый) – для последующего запоминания и хранения.

Двухступенчатый триггер на ЛЭ И-НЕ 6

Двухступенчатые триггеры на основе RS 7 t=tлэ

Триггеры с самоблокировкой (динамические) 8 Для триггеров с динамическим управлением можно менять информационные сигналы при любом уровне синхросигнала без появления ошибки. В таких схемах тактовый сигнал активен на коротком промежутке времени в окрестностях нарастающего или спадающего фронта тактового импульса. В основном RS-триггер с динамическим управлением строится по схеме трёх триггеров.

Динамический RS-триггер 9 t t t+1 t+2t+2 t+2 t+3

Регистры. Общие сведения 10 Регистры – последовательностное устройство, предназначенное для записи, хранения и (или) сдвига данных, представленных в виде многоразрядного двоичного кода.

Микрооперации 11 Установка регистра в нулевое состояние. Запись входных данных в последовательном коде. Запись входных данных в параллельном коде. Хранение данных. Сдвиг хранимого кодового слова вправо или влево. Выдача хранимых данных в последовательном коде. Выдача хранимых данных в параллельном коде.

Классификация 12 По способу приёма и выдачи информации Параллельные (статические) – приём и выдача данных производится по всем разрядам. Последовательные (сдвигающие) – данные записываются в последовательном коде разряд за разрядом; тактирующие сигналы перемещают слово в разрядной сетке. Параллельно-последовательные (универсальные) – имеют входы и выходы для приёма и выдачи данных, как последовательным, так и параллельным кодом.

Классификация 13 По количеству каналов передачи данных Однофазные. Парафазные. В парафазном регистре данные передаются по двум каналам – в прямом и инверсном коде.

Последовательные сдвигающие регистры (DSR) 14

Последовательные сдвигающие регистры (DSL) 15

Реверсивный регистр 16

Реверсивный регистр 17

Реверсивный регистр 18 Задание: нарисовать УГО реверсивного регистра (1 б). Работу сдать не позднее следующей лекции на отдельном листе. Лист подписать: ФИО, номер группы.

Регистровый файл 19 ИС регистровых запоминающих устройств (ЗУ) входят в состав большинства серий, в том числе и микропроцессорные комплекты БИС в качестве регистров общего назначения (РОН) и многорежимных буферных регистров (МБР). ЗУ произвольного доступа, позволяет обращаться к любому регистру для записи или чтения данных. Они реализуются на параллельных регистрах. Регистровое ЗУ с последовательным доступом для обращения к нужной информации требует перебор адреса в сторону увеличения или уменьшения адресов.

Схема К1533ИР26 20 AW RG f= g= h= i=1

УГО К1533ИР26 21

Лекция 5 Синхронные статические двухступенчатые и динамические триггеры. Регистры. Регистровые файлы Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ Мальчуков Андрей Николаевич Томск – 2013