Лекция 1. Дисциплина Схемотехника ЭВМ. Понятие, классификация интегральной схемы. Элементы транзисторно-транзисторной логики Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ Мальчуков Андрей Николаевич Томск – 20 13

Структура курса 2 7 лабораторных работ (30 б.); 1 индивидуальное задание (20 б., после ломки расп.); 5 практических занятий (решение типовых задач); 13 лекций; 10 б. за посещение всех лекций и практических занятий.

Основные ресурсы 3 ftp://ftp.vt.tpu.ru/study/Malchukov/public/Schem/ Базовая литература.doc; Вопросы в билеты_2013.doc; Пример титульного листа ИДЗ 8B0Х.doc; Пример титульного листа ЛБ 8B0Х.doc; Метод.ук.ЛБ_Схемотехника.pdf; IDZ.url (ссылка на ИДЗ); Справочники (папка); Лекции (папка); Schem.pdf (уч. пособие добавится в скором времени).

Место дисциплины 4

Интегральные схемы (ИС) 5 Изобретены в США в 1959 г. (Integrated Circuit – IC). Составляют основу элементной базы цифровых устройств (ЦУ). ИС по уровню интеграции: МИС, СИС, БИС, СБИС. ИС – представляет собой микроэлектронное устройство, рассматриваемое как единое изделие, содержащее, как правило, большое количество взаимосвязанных компонентов (транзисторы, диоды, конденсаторы, резисторы), изготовленная в едином технологическом цикле (одновременно) на одной и той же несущей конструкции (подложке) и выполняющая определенную функцию преобразования данных.

Понятие ИС и метод её изготовление 6 Элементы ИС (интегральные элементы) – компоненты, входящие в состав ИС, которые не могут быть выделены из неё в качестве самостоятельных изделий. Групповой метод – на одной пластине полупроводникового (ПП) материала одновременно изготавливается большое количество ИС, одновременно обрабатывается несколько пластин. Отдельные кристаллы (chip) – получают после завершения определенных циклов изготовления, когда ПП разрезается в двух взаимно перпендикулярных направлениях. Корпусирование – помещение ИС в корпус с присоединением лазерной сваркой контактных площадок к ножкам (pin) ИС.

Составляющие стоимости ИС и пути ее уменьшения 7 А – затраты на НИОКР по созданию ИС; В – затраты на технологическое оборудование, помещение и др.; С – текущие расходы на материалы, электроэнергию, зарплату в пересчете на одну пластину; z – количество чипов на пластине; у – отношение годных ИС к количеству запущенных в производство; x – количество кристаллов на пластину.

Типы интегральных схем по технологическому признаку 8 Полупроводниковая ИС – ИС, все элементы и межэлементные соединения которой выполнены в объеме и на поверхности ПП кристалла. Гибридная ИС – ИС содержат элементы, компоненты и кристаллы, а также межэлементные соединения, размещенные на поверхности диэлектрической подложки. Пленочные ИС – содержат элементы и межэлементные соединения, выполненные на поверхности диэлектрической подложки.

Функциональная сложность ИС 9 Степень интеграции: K = lgN, где N – число транзисторов. МИС – К 2 (IC, Integrated Circuit, малой степени интеграции – SSI (small scale integration)); СИС – 2 < K 3 (средней степени интеграции – MSI (medium scale integration), для аналоговых схем N < 500); БИС – 3 500); СБИС – 5 < K (сверх большой степени интеграции – VLSI (very large scale integration)).

Понятие серии ИС 10 Серия ИС – совокупность типов ИС, обладающих конструктивной, электрической и при необходимости информационной и программной совместимостью, предназначенных для совместного применения. Тип ИС – ИС конкретного функционального назначения и определенного конструктивного технологического и схемотехнического решения, имеющая свое условное обозначение. Типономинал ИС – ИС определенного типа, различающиеся по 1 или более параметрами и требованиями к внешним воздействующим факторам.

Условно графическое обозначение (УГО) логических элементов (ЛЭ) 11 Логичес кая функция Шифр функции в серии / международное обозначение УГО отечественноемеждународное НЕЛН / NOT ИЛИ / AND ИЛИЛЛ / OR И-НЕЛА / NAND ИЛИ-НЕЛЕ / NOR Исключа ющее ИЛИ ЛП / XOR

Условное обозначение ИС 12 К М КP 1533 ЛА3 – 4 ЛЭ 2-х вх. И-НЕ

Элементы транзисторно-транзисторной логики (ТТЛ) 13 Многоэмиттерный транзистор – биполярный транзистор с несколькими эмиттерами (2, 3, 4, 8), объединенных общей базой. Эмиттеры расположены так, что непосредственное взаимодействие между ними через участок базы отсутствует.

Базовый элемент (БЭ) ТТЛ 14 ВходнойФРВыходной КАСКАДЫ: входной R1, VT1, VD1 – VD4; фазорасщепительный R2, VT2, R3, R4, VT3; выходной VT4, VT5, VD5, R5 К, Э – расширения по ИЛИ

Повышения уровня выходного напряжения и фильтрующие C 15 Фильтрующие конденсаторы: керамический конденсатор возле каждого корпуса ИС емкостью из расчета 0,01 мкФ на корпус ИС и один электролитический 0,1 мкФ на плате.

Расширение схем по И, ИЛИ 16

ЛЭ 2И-2ИЛИ-НЕ 17 ВходнойФРВыходной КАСКАДЫ: входной R1-2, VT1-2, VD1 – VD4; фазорасщепительный R3, VT3-4, R4; выходной R5, VT5, VT6, VD5

ЛЭ с открытым коллектором (ОК) 18 ВходнойФРВыходной КАСКАДЫ: входной R1, VT1, VD1 – VD4; фазорасщепительный R2, VT2, R3; выходной VT3

Монтажное И ЛЭ с ОК 19

Подключение индикации к ЛЭ с ОК 20

ЛЭ с тремя состояниями выхода 21

Пример применения ЛЭ с 3-мя состояниями выхода 22

Лекция 1. Дисциплина Схемотехника ЭВМ. Понятие, классификация интегральной схемы. Элементы транзисторно-транзисторной логики Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ Мальчуков Андрей Николаевич Томск – 20 13