АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 5: Уровень микроархитектуры ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор, д.ф.-м.н. Королёв Л.Н.,

Презентация:



Advertisements
Похожие презентации
АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 6: Уровень архитектуры набора команд ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор, д.ф.-м.н. Королёв.
Advertisements

АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 3: Цифровой логический уровень ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор, д.ф.-м.н. Королёв Л.Н.,
АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 4: Цифровой логический уровень ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор, д.ф.-м.н. Королёв Л.Н.,
АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 2: Типовое устройство компьютера ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор, д.ф.-м.н. Королёв.
Учебный курс Архитектура ЭВМ и язык ассемблера Лекция 7 заместитель министра связи и массовых коммуникаций РФ, старший преподаватель Северов Дмитрий Станиславович.
MDR MAR PC MBR SP LV CPP TOS OPC H АЛУ Схема сдвига Регистры управления памятью В основную память и из нее AB N Z 6 2 Управление схемой сдвига Управление.
Тема 11 Медицинская помощь и лечение (схема 1). Тема 11 Медицинская помощь и лечение (схема 2)
Синхронизация тракта данных ΔwΔwΔxΔxΔyΔyΔzΔz Начало цикла Выходной сигнал схемы сдвига установился Загрузка регистров из шины C и памяти Установка сигналов.
АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 3: Типовое устройство компьютера. Устройство внешних носителей данных ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр.,
АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 4: Цифровой логический уровень (продолжение) ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор, д.ф.-м.н.
АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 7: Уровень операционной системы. Уровень ассемблера. ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор,
Вариант Презентация "Осень золотая".
Учебный курс Принципы построения и функционирования ЭВМ Лекция 11 Микрокоманды и микрооперации профессор ГУ-ВШЭ, доктор технических наук Геннадий Михайлович.
Тема 2. Способы адресации и система команд МП. Непосредственная адресация Суть способа. Требуемые данные (#data ̶ непосредственный операнд, константа)
Учебный курс Архитектура ЭВМ и язык ассемблера Лекция 9 заместитель министра связи и массовых коммуникаций РФ, старший преподаватель Северов Дмитрий Станиславович.
Микропроцессорные системы ЭФУ АРХИТЕКТУРА 8-РАЗРЯДНОГО МИКРОПРОЦЕССОРА.
Решение заданий В7 степени и корни по материалам открытого банка задач ЕГЭ по математике 2013 года МБОУ СОШ 5 – «Школа здоровья и развития» г. Радужный.
Микропроцессоры Архитектура ЭМП Лекция 9. Архитектура ЭМП В предыдущем параграфе мы изучили схему выводов и их назначение у типового микропроцессора.
1.Алгоритм – это 1. Правила выполнения определённых действий 2. Ориентированный граф, указывающий порядок выполнения некоторого набора команд 3. Описание.
Информационные технологии Выбор вариантов 2 1.Выполнение последовательности операторов. 2.Выполнение определенной последовательности операторов.
Транксрипт:

АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 5: Уровень микроархитектуры ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор, д.ф.-м.н. Королёв Л.Н., Ассистент Волканов Д.Ю.

2 План лекции Организация АЛУ Основные оптимизации быстродействия Примеры микроархитектур

3 Уровни архитектуры Цифровой логический уровень Уровень микроархитектуры Уровень архитектуры набора команд Уровень операционной системы Уровень ассемблера

4 Тракт данных Входные сигналы F0 и F1 задание операции; ENA и ENB для разрешения входных сигналов INVA – инверсия левого хода INC – перенос бита в младший разряд

5 Примеры сигналов

6 Синхронизация тракта данных

7 Сигналы управления 9 сигналов для записи данных с шины С в регистры; 9 сигналов для разрешения передачи регистров на шину B и в АЛУ; 8 сигналов для управления АЛУ и схемой сдвига; 2 сигнала, кот. указывают, что нужно осуществить запись или чтение через MAR/MDR 1 сигнал, кот. указывает, что нужно осуществить вызов из памяти через регистры PC/MBR

8 Цикл тракта данных Передача зн-ий рег-ров на шину B Прохождение этих сигналов через АЛУ и схему сдвига Передача полученных рез-тов на шину C Запись их в нужные регистры (*) считывание данных из памяти.

9 Микрокоманда Addr – адрес след. команды; JAM – определение того, как выбирается след. команда; ALU – ф-ции АЛУ и схемы сдвига; C – выбор регистров, кот. записываются с шины C; Mem – ф-ции памяти; B – выбор источника для шины B

10 Полная диаграмма The Mic-1

11 Основные оптимизации (1) Снижение количества микрокоманд 3-шинная архитектура Блок выборки команд Упреждающая выборка команд Конвейер

12 Основные оптимизации (2) Переупорядочивание микрокоманд Подмена регистров Прогнозирование ветвлений Спекулятивное выполнение

13 Снижение количества микрокоманд

14 3-шинная архитектура

15 Блок выборки команд A fetch unit for the Mic-1.

16 Проблемы конвейра RAW- взаимосвязи WAR- взаимосвязи WAW- взаимосвязи

17 Переименование регистров и переупорядочивание микрокоманд

18 Спекулятивное Выполнение (a) Фрагмент программы. (b) Блок схема.

19 NetBurst Микроархитектура

20 The NetBurst Конвейер

21 Планировщики АЛУ АЛУ1 и блок смещения оп-ций с пл. точкой АЛУ2 и блок исполнения оп-ций с пл. точкой Команды загрузки Команды сохранения

22 Микроархитектура UltraSPARC III Cu

23 UltraSPARC III Cu конвейер

24 Микроархитектура 8051 ЦПУ

25 Спасибо за внимание!