Учебный курс Принципы построения и функционирования ЭВМ Лекция 6 Триггеры и регистры профессор ГУ-ВШЭ, доктор технических наук Геннадий Михайлович Алакоз.

Презентация:



Advertisements
Похожие презентации
Учебный курс Принципы построения и функционирования ЭВМ Лекция 7 Элементы и узлы вычислительной техники профессор ГУ-ВШЭ, доктор технических наук Геннадий.
Advertisements

Учебный курс Принципы построения и функционирования ЭВМ Лекция 5 Синтез цифровых устройств профессор ГУ-ВШЭ, доктор технических наук Геннадий Михайлович.
Учебный курс Принципы построения и функционирования ЭВМ Лекция 11 Микрокоманды и микрооперации профессор ГУ-ВШЭ, доктор технических наук Геннадий Михайлович.
ОСНОВНЫЕ УЗЛЫ ЭВМ ВОПРОСЫ 1. СУММАТОР 2. ТРИГГЕР 3. РЕГИСТР.
1 Лекция 3 ЭВМ – средство обработки информации. Комбинационные схемы и конечные автоматы. Информатика 2 Министерство образования и науки Российской Федерации.
1 Учебный курс Принципы построения и функционирования ЭВМ Лекция 1 История развития вычислительной техники и архитектура Фон-Неймана профессор ГУ-ВШЭ,
Учебный курс Принципы построения и функционирования ЭВМ Лекция 13 Система прерывания. Команды ввода/вывода. профессор ГУ-ВШЭ, доктор технических наук Геннадий.
ОСНОВНЫЕ УЗЛЫ ЭВМ ВОПРОСЫ 1. СИНТЕЗ АВТОМАТОВ 2. СУММАТОР 3. ТРИГГЕР 4. РЕГИСТР.
Учебный курс Принципы построения и функционирования ЭВМ Лекция 12 Архитектура ЭВМ. Прерывания. профессор ГУ-ВШЭ, доктор технических наук Геннадий Михайлович.
Учебный курс Принципы построения и функционирования ЭВМ Лекция 8 Организация памяти в ЭВМ профессор ГУ-ВШЭ, доктор технических наук Геннадий Михайлович.
Учебный курс Принципы построения и функционирования ЭВМ Лекция 4 Схемы вентилей профессор ГУ-ВШЭ, доктор технических наук Геннадий Михайлович Алакоз.
Учебный курс Принципы построения и функционирования ЭВМ Лекция 10 Типы адресации. Стеки. Процессоры. ОЗУ. профессор ГУ-ВШЭ, доктор технических наук Геннадий.
ПРАВИЛА ДВОИЧНОГО СЛОЖЕНИЯ 0+0=0 0+1=1 1+0=1 1+1=10 ТАКИМ ОБРАЗОМ, ДЛЯ СУММИРОВАНИЯ ДВУХ ДВОИЧНЫХ РАЗРЯДОВ НАМ ПОНАДОБИТСЯ УСТРОЙСТВО С ДВУМЯ ВХОДАМИ.
1 Лабораторная работа 4 ТИПОВЫЕ УСТРОЙСТВА ЭВМ Министерство образования Российской Федерации Казанский государственный технический университет им. А.Н.Туполева.
Компьютерные технологии ЭЛЕМЕНТНАЯ БАЗА ЭВМ Элементы Элементы для обработки единичных электрических сигналов, соответствующих битам информации Узлы Узлы.
Вычислительные системы, сети и телекоммуникации ЭЛЕМЕНТНАЯ БАЗА ЭВМ Элементы Элементы для обработки единичных электрических сигналов, соответствующих битам.
Триггеры можно классифицировать -по способу записи информации - на асинхронные и -синхронные -по способу синхронизации - на синхронные со статическим.
4 Учебная дисциплина 4 Элементы и 4 узлы ЭВМ 4 Тема: Триггеры Московский Государственный Технический Университет имени Н.Э. Баумана 1830.
Элементная база ЭВМ Вычислительные системы, сети и телекоммуникации © МЦИТ ГУАП 2008 Элементы для обработки единичных электрических сигналов, соответствующих.
Элементная база вычислительных систем и сетей ЭЛЕМЕНТНАЯ БАЗА ЭВМ Элементы Элементы для обработки единичных электрических сигналов, соответствующих битам.
Транксрипт:

Учебный курс Принципы построения и функционирования ЭВМ Лекция 6 Триггеры и регистры профессор ГУ-ВШЭ, доктор технических наук Геннадий Михайлович Алакоз

2 Информация в двухполупериодном или двухступенчатом триггере продвигается только до внутренних выходов в первый полупериод, и только на выходе появляется следующий момент времени. Если C – 0, то ни одно событие R и S не может повлиять на состояние выхода. C – Фаза C – Противофаза Двухполупериодный триггер t

3 Двухполупериодный RS-триггер 1 1 R S & & S C 1 Q 1 Q & &

4 RS-триггер с сигналами обратной связи 1 1 R S & & S C 1 Q 1 Q & &

5 Асинхронные сигналы 1 1 R S & & S C 1 Q 1 Q & & R S

6 TT – ДПП (Двухполупериодный) R, S – RS-триггер C – синхронный S, R – произвольная установка 0 и 1 J, K – JK триггер S SCRSCR R TT QQQQ Условные обозначения S JCKJCK R TT QQQQ

7 SCRSCR QQQQ D Подача сигнала через инвертор D-триггер

8 T-триггер со счетным входом SCRSCR TTQQQQ T

9 ОУRG Ак Выход КОП / Организация работы операционного устройства Последовательность действий 1. Вызов команды 2. Вызов x1 (RG = [Ax1]) 3. Ак = Ак + RG 4. Вызов x2 (RG = [Ax2]) 5. Ак = Ак + RG 6. [Asum] = Ак >= 6 тактов n n / Команда ADD

10 ОЗУ P D RGpУУ Адрес x1 RG x1 ОУ АК ПЗУ ADD Схема работы

11 Центральные понятия ВТ Имя программы – адрес хранения первой команды программы в ОЗУ. Команда (код операции) – начальный адрес микропрограммы исполнения команды Несовместимость процессоров заключается в различных кодах операции. Из приведенной схемы видно, что общий принцип работы машины таков: Делай то, что находится по этому адресу над тем, что находится по другому адресу

12 S Временное хранение и преобразование информации JK SSS MS QQQQ u QQ 1011

13 Коммутация Коммутация на примере 32-разрядного процессора Для сумматора требуются Aк, КОП, A1, A2, A3, D1, D2, D3. 8*32 = 256, 256 * 1,25 мм = расстояние между проводниками => ~620мм в периметре. Чем разветвленнее системы внутренних и внешних коммутаци процессора, тем эффективнее загружено ОУ.