Встроенные Системы Часть 7. Технология разработки и производства ИС Кафедра Информатики, мат-мех СПбГУ Copyright © 2004 Victor Vengerov vvv@oktetlabs.ruvvv@oktetlabs.ru.

Презентация:



Advertisements
Похожие презентации
Встроенные Системы Часть 5. Базовые Элементы Кафедра Информатики, мат-мех СПбГУ Copyright © 2004 Victor Vengerov
Advertisements

Встроенные Системы Часть 3. Прерывания Кафедра Информатики, мат-мех СПбГУ Copyright © 2004 Victor Vengerov
Выполнил: Желнин С.В. Научный руководитель: Фельдман В.М.
Встроенные Системы Часть 8. Оценка стоимости ИС. Запуск и выпуск ИС. Кафедра Информатики, мат-мех СПбГУ Copyright © 2004 Victor Vengerov
Встроенные Системы Часть 4. Шины, память, кэш, DMA Кафедра Информатики, мат-мех СПбГУ Copyright © 2004 Victor Vengerov
СОБОЛЕВ Сергей Сергеевич ЗОЛЬНИКОВ Владимир Константинович КРЮКОВ Валерий Петрович СОБОЛЕВ Сергей Сергеевич ЗОЛЬНИКОВ Владимир Константинович КРЮКОВ Валерий.
Магистрант ММФ БГУ Колб А. И. Научный руководитель: к. т. н., доцент, доцент кафедры УМФ Степанец Владимир Яковлевич, Научный руководитель: к. т. н., доцент,
Встроенные Системы Часть 6. Функциональные блоки Кафедра Информатики, мат-мех СПбГУ Copyright © 2004 Victor Vengerov
L/O/G/O Алгоритмические конструкции Формы представления алгоритма.
Алгоритмические конструкции Формы представления алгоритма.
Тенденції застосування сучасної елементної бази для побудови спеціалізованих обчислювальних систем.
Микропроцессоры Лекция 6. СТРУКТУРА ЭЛЕМЕНТАРНОГО МИКРОПРОЦЕССОРА (ЭМП) Основным устройством всех цифровых систем (ЦС) является центральный процессор.
Л е к ц и я 8 ПЛИС семейства VIRTEX. HDL&FPGA технологии проектирования КС2 Архитектура Virtex.
Систематизация программно-технических средств управляющих систем АЭС Дурнев Владимир Николаевич к.т.н. Черняев Алексей Николаевич Колчев Константин Константинович.
ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ СТАВРОПОЛЬСКИЙ ГОСУДАРСТВЕННЫЙ АГРАРНЫЙ УНИВЕРСИТЕТ.
Языки и методы программирования Преподаватель – доцент каф. ИТиМПИ Кузнецова Е.М. Лекция 7.
Семинар 1 Архитектура интегральных схем с программируемой структурой (ПЛИС) Список литературы: Угрюмов Е. П. Цифровая схемотехника: Учеб. Пособие для вузов.
Дипломная работа на тему:Нечеткие алгоритмы управления бесколлекторным двигателем постоянного тока Работу выполнил: Короткий Е.В. Научный руководитель:
1 Отчет по выполнению работ в рамках проекта «Междисциплинарные задания» (МДЗ) Тема : Сквозной маршрут проектирования средствами САПР Synopsys «Электроника.
Архитектура ЭВМ (лекция 7) проф. Петрова И.Ю. Курс Информатики.
Транксрипт:

Встроенные Системы Часть 7. Технология разработки и производства ИС Кафедра Информатики, мат-мех СПбГУ Copyright © 2004 Victor Vengerov

HDL – Hardware Description Language HDL используются для концептуальной разработки цифровых интегральных схем. Наиболее распространенные HDL: Verilog VHDL

Абстракция Дизайна HDL позволяют иерархически описать систему как совокупность блоков (черных ящиков), имеющих внешние интерфейсы. Блок может быть описан как состоящий из составных блоков. Абстрагирование позволяет скудному человеческому мозгу иметь дело с очень сложными системами.

Абстракция Описания HDL позволяет описывать систему с различными уровнями детализации. Обычно разработка ведется сверху вниз, путем последовательного уточнения дизайна.

HDL Design Flow Уровни абстракции Verilog: Behavioral – система описывается как совокупность параллельных алгоритмов RTL (Register-Transfer Level) – система описывается в терминах регистров и пересылок данных. Gate Level – система описана как сеть базовых логических примитивов. Заданы временные свойства элементов и связей. Gate Level обычно синтезируется из RTL.

Simulation (Моделирование) Программа на Verilog может быть промоделирована. Обычно моделирование осуществляется в тестовом окружении (test bench). Используя встроенные функции, в процессе моделирования можно выполнять вывод данных на экран или собирать трассу интересующих сигналов.

PLI – Programming Language Interface Описание Verilog и VHDL включает также C-интерфейс, позволяющий программному коду на языке C выполняться во время моделирования Verilog-программы. PLI позволяет получить полную информацию о структуре и состоянии системы.

Синтез Не каждая конструкция Verilog может быть синтезирована. Technology library – определяет особенности технологического процесса (набор базовых элементов) Constraints – параметры, описывающие что мы ждем от результата синтеза (скорость, площадь, …) Netlist – код на Verilog или в другом виде, описывающий соединения базовых элементов.

Изготовление ИС

Фотолитография

Маска Маска – стеклянная пластина, покрытая хромом, на которой вытравлен «рисунок» соответствующего слоя, в соответствии с библиотекой технологии и синтезированной сетью. Длина световой волны, используемой при проецировании на подложку (wafer – вафля) – важная характеристика технологического процесса.

FPGA – Field Programmable Gate Array Устройство, позволяющее запрограммировать логику своей работы. Представляет из себя регулярную структуру из базовых логических блоков (CLB), блоков ввода/вывода, матрицы соединений. Дорого при массовом использовании, выгодно при мелкосерийном производстве и прототипировании.

FPGA (продолжение) FPGA может быть интегрировано в одном устройстве с готовыми типовыми ядрами (CPU core, интерфейсы и т.д.)