Логические основы устройства компьютера 10 класс

Сумматор - это электронная логическая схема, выполняющая суммирование двоичных чисел Центральный узел арифметико–логического устройства компьютера, в котором выполняются арифметические и логические операции над числами. Последовательно выполняется ряд микроопераций: установка в "ноль" любых разрядов блоков АУ, приём кода числа или отдельного разряда, получение инверсной (обратной) величины кода числа, сложение кодов, сдвиг кода в сторону младших или старших разрядов числа. Основная операция - сложение, к которому сводятся все арифметические операции. Например: Вычитание числа В из числа А заменяется сложением с помощью соотношения А - В = А + (-В), в котором оба числа могут быть представлены прямым, обратным или дополнительным кодом, умножение сводится к многократному суммированию множимого; деление - к последовательному нахождению цифр частного с помощью сложения и вычитания.

Способ суммирования чисел Суммирование двух чисел выполняется одноразрядным сумматором Все разряды каждого из слагаемых передаются в сумматор одновременно, количество разрядов сумматора соответствует количеству разрядов слагаемых Промежуточная форма АУ последовательно- параллельного действия АУ последовательно- параллельного действия АУ параллельного действия АУ параллельного действия АУ последовательного действия АУ последовательного действия

Полусумматор двоичных чисел SPBA Сум ма Пере нос Слагае мые P = A & B S = (A B) & (A & B)

Таблицу истинности полного двоичного одноразрядного сумматора можно получить из правил суммирования двоичных чисел. В обозначении входов использовано следующее правило: в качестве входов использованы одноразрядные числа A и B; перенос обозначен буквой P; для обозначения входа переноса используется буква I (сокращение от английского слова input – вход); для обозначения выхода переноса используется буква O (сокращение от английского слова output – выход). Сумматор двоичных чисел

SРOРO PIPI BA Сумма Перенос Перенос из мл. разряда Слагаемые

P = (A & B) (A & P O ) (B & P O ) S = (A B P O ) & P O (A & B & P O )

Многоразрядный сумматор Для того чтобы получить многоразрядный сумматор, достаточно соединить входы и выходы переносов соответствующих двоичных разрядов. Принципиальная схема многоразрядного двоичного сумматора. Полный двоичный четырехразрядный сумматор

Термин «триггер» происходит от английского слова trigger – защелка, спусковой крючок. Для обозначения этой схемы в английском языке чаще употребляется термин flip – flop, что в переводе означает «хлопанье». Это звукоподражательное название электронной схемы указывает на ее способность почти мгновенно переходить из одного электрического состояния в другое и наоборот. Триггер – это электронная схема, широко применяемая в регистрах компьютера для надежного запоминания одного разряда двоичного кода. Триггер имеет два устойчивых состояния, одно из которых соответствует двоичной единице, а другое – двоичному нулю. Триггер

Триггер – это логическая схема, способная сохранять одно из двух состояний до подачи нового сигнала на вход. Это, по сути, разряд памяти, способный запоминать, хранить и считывать 1 бит информации. Регистр – это устройство, состоящее из последовательности триггеров. Регистр предназначен для хранения многоразрядного двоичного числового кода, которым можно представлять и адрес, и команду, и данные. Самый простой триггер RS-триггер. Он состоит из двух элементов ИЛИ-НЕ, входы и выходы которых соединены кольцом: выход первого соединен со входом второго и выход второго – со входом первого. Триггер имеет два входа S (от англ. set – установка) и R (от англ. reset – сброс) и два выхода Q (прямой) и (инверсный).

Хранение бита Запрещено 00 ¯Q QRS Для запоминания байта нужно 8 триггеров, для запоминания килобайта соответственно 8 * 2 10 = 8192 триггеров. Современные микросхемы памяти содержат миллионы триггеров.