Тема 1. Общие вопросы организации микропроцессорных систем

Структура микропроцессорной системы

Функции устройств МПС Важнейшие характеристики процессора это количество разрядов его шины данных, количество разрядов его шины адреса и количество управляющих сигналов в шине управления. Разрядность шины данных определяет скорость работы системы. Разрядность шины адреса определяет допустимую сложность системы. Количество линий управления определяет разнообразие режимов обмена и эффективность обмена процессора с другими устройствами системы. Функции процессора Основные функции любого процессора следующие: выборка (чтение) выполняемых команд; ввод (чтение) данных из памяти или устройства ввода/вывода; вывод (запись) данных в память или в устройства ввода/вывода; обработка данных (операндов), в том числе арифметические операции над ними; адресация памяти, то есть задание адреса памяти, с которым будет производиться обмен; обработка прерываний и режима прямого доступа.

Память микропроцессорной системы выполняет функцию временного или постоянного хранения данных и команд. Информация в памяти хранится в ячейках, количество разрядов которых равно количеству разрядов шины данных процессора. Допустимое количество ячеек памяти определяется количеством разрядов шины адреса как 2 N, где N количество разрядов шины адреса. Например, если память имеет ячеек, каждая из которых 16-разрядная, то говорят, что память имеет объем 128 Кбайт: 2 16 ячеек 2 байта = 2 17 байт = = 128 кБ. Совокупность ячеек памяти называется обычно пространством памяти системы. Для подключения модуля памяти к системной магистрали используются блоки сопряжения, которые включают в себя дешифратор (селектор) адреса, схему обработки управляющих сигналов магистрали и буферы данных. Функции памяти

Входной порт (порт ввода) в простейшем случае представляет собой параллельный регистр, в который процессор может записывать информацию. Выходной порт (порт вывода) обычно представляет собой просто однонаправленный буфер, через который процессор может читать информацию от внешнего устройства. При обращении со стороны магистрали селектор адреса распознает адрес, приписанный данному устройству ввода/вывода. Схема управления выдает внутренние стробы обмена в ответ на магистральные стробы обмена. Входной буфер данных обеспечивает электрическое согласование шины данных с этим устройством (буфер может и отсутствовать). Данные из шины данных записываются в регистр по сигналу С и выдаются на внешнее устройство. Выходной буфер данных передает входные данные с внешнего устройства на шину данных магистрали в цикле чтения из порта. Функции устройств ввода-вывода Каждому устройству ввода/вывода отводится свой адрес в адресном пространстве микропроцессорной системы. Дублирование адресов должно быть исключено, за этим должны следить разработчик и пользователь микропроцессорной системы. Группы устройств ввода/вывода: устройства интерфейса пользователя (ввода информации пользователем и вывода информации для пользователя); устройства ввода/вывода для длительного хранения информации; таймерные устройства.

Архитектуры МПС CISC Complex Instruction Set Computer (компьютер с полным набором команд) RISC Reduced Instruction Set Computer (компьютер с сокращенным набором команд) Полный набор сложных команд разной длины (формата) с использованием многочисленных способов адресации Сокращенный набор простых команд фиксированной длины (формата) с использованием ограниченного числа способов адресации Выборка команды из памяти осуществляется побайтно в течение нескольких машинных циклов. Время выполнения каждой команды с учетом времени выборки в большинстве случаев составляет от 1 до 10 циклов Выборка из памяти и исполнение подавляющего большинства команд осуществляются за один машинный цикл. Благодаря этому возможно повышение производительности Требуемая операция выполняется выбором наиболее подходящей команды, что позволяет реализовать эффективные алгоритмы решения различных задач Сложная операция выполняется как последовательность отдельных команд. Используются более сложные алгоритмы для решения задач CISC-процессоры имеют: небольшое количество регистров общего назначения (обычно 8-16); более сложные схемы управления и структуру в целом RISC-процессоры имеют: увеличенный объем внутренней регистровой памяти (от десятков до нескольких сотен регистров); более простое схемное решение По форматам используемых команд

По способу организации выборки команд и данных Пристанская архитектура (с общей шиной команд и данных) Гарвардская архитектура (с раздельными шинами команд и данных) Для хранения программ (команд) и данных, а также для организации стека используется общая оперативная память (ОЗУ). Наличие общей памяти позволяет эффективно использовать имеющийся объем оперативной памяти в каждом конкретном случае применения микропроцессора Для хранения программ (команд) и данных, а также для организации стека используются отдельные модули памяти (ПЗУ и ОЗУ). Фиксированный объем памяти, выделенной для команд и данных, не может перераспределяться в соответствии с требованиями решаемой задачи Команды и данные поступают из памяти в процессор по общей шине. Раздельная выборка команд и данных из общей памяти и передача их по одной шине ограничивает производительность процессора Команды и данные поступают из памяти в процессор по раздельным шинам, что позволяет одновременно с чтением-записью данных при выполнении текущей команды производить выборку и декодирование следующей команды Принципы Принстонской архитектуры реализуются во внешней структуре большинства микропроцессорных систем Широко применяется во внутренней структуре современных высокопроизводительных микропроцессоров с отдельной кэш-памятью для хранения команд и данных Более простое схемное решение (память, шинный интерфейс, схемы управления) Более сложное схемное решение

Практически любая развитая микропроцессорная система (в том числе и компьютер) поддерживает три основных режима обмена по магистрали: программный обмен информацией; обмен с использованием прерываний (Interrupts); обмен с использованием прямого доступа к памяти (ПДП, DMA Direct Memory Access). Обобщенная структура МПС Циклы обмена информацией

Программный обмен информацией является основным в любой микропроцессорной системе. Он предусмотрен всегда, без него невозможны другие режимы обмена. В этом режиме процессор является единоличным хозяином (или задатчиком, Master) системной магистрали. Все операции (циклы) обмена информацией в данном случае инициируются только процессором, все они выполняются строго в порядке, предписанном исполняемой программой. Программный обмен информацией Рисунок 1.13

При обмене по инициативе внешнего устройства микропроцессор переводится в состояние прерывания. Для этого внешнее устройство посылает в центральный процессор сигнал запроса на прерывание. В состоянии прерывания центральный процессор прекращает выполнение основной программы и приступает к исполнению команд прерывающей программы, которая хранится в (оперативной) памяти и обеспечивает обмен данными, требуемый внешнему устройству. По окончании прерывающей программы центральный процессор возвращается к выполнению основной программы. Обмен по прерываниям Рисунок 1.14

Для увеличения скорости обмена используется режим прямого доступа к памяти, который реализуется с помощью контроллера прямого доступа к памяти. Этот режим инициируется сигналом запроса на захват шин. После получения сигнала запроса центральный процессор пересылает по шине данных в контроллер прямого доступа информацию, необходимую для управления обменом (адрес ячейки памяти, в которой размещается первый байт записываемых или считываемых данных, общее число передаваемых байт, направление передачи и др.), и отключается от шины данных и шины адреса, предоставляя их контроллеру для организации обмена. Прямой доступ к памяти Рисунок 1.15 Рисунок 1.16 Информационные потоки в режиме ПДП

Схема (а) и временные диаграммы (б), иллюстрирующие принцип обращения к памяти по двухшинной магистрали Магистрали микропроцессорных систем и циклы обращения к ней Магистрали микропроцессорных систем Трехшинная (а) и двухшинная (б) магистрали

Циклы обращения к магистрали При обмене данными между центральным процессором (ЦП) и памятью или подсистемой ввода/вывода (ВВ) за один машинный цикл обращения к магистрали передается одно слово или байт. Существуют несколько типовых циклов обмена: => циклы чтения памяти и записи в память; => циклы чтения и записи в устройства (порты) ВВ; => цикл чтения памяти программ (для архитектуры гарвардского типа); => цикл чтения-записи в память (для двухшинной магистрали). Для управления циклами используются различные наборы сигналов (команд), передаваемых по шине управления ШУ. Сигналы представляют собой импульсы прямоугольной формы и называются стробами. Ниже в качестве примера приведено два возможных набора.

Циклы обращения к магистрали Циклы чтения и записи на трех шинной (а) и двухшинная (б) магистрали

Циклы обращения к магистрали Циклы чтения и записи с подтверждением обмена