Структурна схема плати ЗС-28 Дільник на 5632 Задаючий генератор 8448 кГц Пристрій спряження (УС) Буфер ГУНФД Еластична память Схема контролю Інтерфейс JTAG RLOG TLOS BERC TXAIS до плати КС 8448 кГц 8448 кбіт/c HDB-3 TCLK TNRZ RNRZ RCLK 8448 кбіт/c ПРД 8448 кГц ПРД 8448 кбіт/c ПРМ 8448 кГц ПРМ Рис.12.4